CH32V203的ADC时钟疑问
JikiMo 发表于: 2024-05-06 12:58:22
1#

CH32V203的ADC时钟疑问

从系统时钟树上来看，ADC的时钟来源是PCLK2，看了时钟的初始化，使用144MHz

image.png

PCLK2等于144MHz，ADC的最大分频是8分频，也就是18MHz，而规格书说明，ADC时钟最大不能超过14MHz，这个怎么解决？

热门产品 : CH397: 高集成度、低功耗USB网卡芯片
Wch_Zdg 发表于: 2024-05-06 14:02:15
2#

使用的时候降频，不适用的时候恢复，    RCC->CFGR0 |= (uint32_t)RCC_PPRE2_DIV2;    RCC->CFGR0 |= ~(uint32_t)RCC_PPRE2_DIV2；或者主频96M，8分频。

JikiMo 发表于: 2024-05-06 15:31:29
3#

那我一直设置PCLK2二分频，这样没啥问题吧？

Wch_Zdg 发表于: 2024-05-06 15:34:26
4#

那也没问题，但是计算挂载在APB2时钟总线上的时钟都分频了，需要注意一下。

请勿发布广告和违法内容, 代码可以选择编辑器代码语言格式, 更易他人阅读帮助您, 或者留下联系方式,以便更好更快服务您
只有登录才能回复,可以选择微信账号登录