请问是否有CH32V305FBP6的JTAG参考设计

LinkE提供了一个JTAG模式,手册上介绍的比较少,只有一个用openocd烧录Xilinx芯片的例子,请问是否可以支持其它更多芯片,比如Altera的FPGA,TI的DSP。

我这里有个项目之前用的FT2232HL和CPLD来实现JTAG接口,评估了下感觉可以用CH32V305FBP6单芯片来实现,成本停机灵活性都有很大提升,请问是否有CH32V305FBP6的JTAG参考设计?

另外LineE的高速JTAG模式TCK时钟最高可以到多少MHz?

您好,关于你的问题:

1、理论是支持的,只要芯片支持JTAG下载协议且带有JTAG接口应该都是没问题的,但目前只测试了手册介绍的这一款芯片;

2、此处参考设计若是指LinkE的原理图的话,是有的,下载链接如下:

https://www.wch.cn/downloads/WCH-LinkSCH_PDF.html

3、 TCK时钟最大可以达到30MHz。

若你要做JTAG下载器的话,推荐你使用CH347,CH347是一款高速USB转接芯片,通过USB总线提供JTAG接口、SPI接口、串口等,下面链接是对CH347的具体介绍,可以看一下。后面若有问题,可邮箱(lzs@wch.cn)沟通。

https://www.wch.cn/products/CH347.html?from=search&wd=eyJpdiI6IjJhZmhiTGdBTnFFKzI4aGhzeklzZFE9PSIsInZhbHVlIjoib1RQd2Zhb3FRZDVPU0lyWmM3S3luZz09IiwibWFjIjoiN2ZhNmU3YTJjOWQ0ZmRlNDFhYTliNWI2ZmU0NzEwMjhjZmMxOGRkZjY0YWIwNzVmOWYzYmU5MTY2YTQwMzNlOSJ9

 


LinkE原理图我之前早就看过,并且重新设计了LinkE的PCB。目前我已经重新设计了LinkE的Bootloader,你们原来的bootloader只占用了8kB空间,缺点是升级要借助专用的PC软件。我的是通用的。LinkE本身的硬件很简单,没有什么可以讲的,实现JTAG难点在软件。

CH347的资料我发帖咨询前已经仔细看过了,因为原来的方案还使用FT2232HL的GPIO和CPLD有些逻辑控制,CH347本身并没有提供并口,因此无法实现。即使有并口GPIO,使用CH347的问题时还要外挂一个CPLD芯片,会增加额外的成本和复杂度,而使用CH32V305FBP6就可以完全用软件来实现,成本更低也更灵活。

我之前用CH552和CH573都实现了JTAG,用在ALTERA的FPGA下载上,按我的优化经验,靠软件TCK达到30M完全是不可能的,靠SPI硬件优化,到30M或许能实现,但是抗干扰性能很差,几乎没有实用性。


只有登录才能回复,可以选择微信账号登录