你好，正在使用CH32V307VCT6连接一片fpga,  遇到几个问题：

1.  CH32V307VCT6 的FSMC_CLK 如何设置为持续输出时钟信号,以作为fpga接口的时钟信号 

2.  CH32V307VCT6 支持8位数据线的同步访问方式吗，看手册上似乎只是支持16位访问宽度？

3. 可否提供一下初始化程序，初始化FSMC为8位数据总线的同步访问方式

   
   

您好，若需要配置FSMC_CLK时钟，配置模式为同步访问模式，配置HCLK 与 FSMC_CLK 的分频系数(CLKDIV)，可以为 2～16 分频；若你此处访问宽度是指存储器宽度的话，同步模式下只支持16位，适用于NOR/PSRAM控制器。后面若有问题，可通过邮箱和我沟通（lzs@wch.cn）.