请教下,当CH32V307在运行在144MHz频率下,同时HCLK也为144MHz时,由于SDIO的CLKDEV寄存器只有8位,因此最低时钟频率约为560KHz,超过了SDIO规范要求的初始化时钟必须小于400KHz的限制。请问下这种情况下是否有解决方案?先将HCLK设置为72MHz,完成SDIO初始化后再调整频率是否可行?谢谢。
热门产品 :
CH397: 高集成度、低功耗USB网卡芯片