

说明

CH641 系列是基于青稞 RISC-V2A 内核设计的 PD 无线充电专用 MCU，支持 2 级中断嵌套，内置 PD PHY、BC 接口、差分输入电流采样和交流小信号放大解码器，支持 USB PD 及 Type-C 快充功能、BC1.2 等多种充电协议，提供了模数转换 ADC、定时器、串口、I2C 等外设资源，提供过压保护和过温保护等。

本手册针对用户的应用开发，提供了 CH641 系列微控制器的详细使用信息，适用于系列中不同存储器容量、功能资源、封装的产品，若有差异将在对应的功能章节做特殊说明。

有关此产品的器件特性请参考数据手册《CH641DS0》。

有关内核的相关信息，可参考 QingKeV2 微处理手册《QingKeV2_Processor_Manual》。

RISC-V 内核版本概览

内核版本	特点	指令集	硬件堆栈级数	中断嵌套级数	快速中断通道数	流水线	向量表模式	扩展指令	调试接口
青稞 V2A		RV32EC	2	2	2	2	地址或指令	支持	单线

寄存器中位属性缩写描述：


寄存器位属性	属性描述
RF	只读属性，读出固定值。
RO	只读属性，由硬件改变。
RZ	只读属性，读操作后自动位清 0
WO	只写属性（不可读，读值不确定）
WA	只写属性，安全模式下可写入。
WZ	只写属性，写操作后自动位清 0
RW	可读，可写。
RWA	可读，安全模式下可写入。
RW1	可读，写 1 有效，写 0 无效。
RW0	可读，写 0 有效，写 1 无效。
RW1T	可读，写 0 无效，写 1 翻转。

第 1 章 存储器和总线架构

1.1 总线架构

CH641 基于 RISC-V 指令集设计，其架构中将内核、仲裁单元、DMA 模块、SRAM 存储等部分通过多组总线实现交互。设计中集成通用 DMA 控制器以减轻 CPU 负担、提高访问效率，同时兼有数据保护机制，时钟自动切换保护等措施增加了系统稳定性。其系统框图见图 1-1。

图 1-1 CH641 系统框图



系统中设有：通用 DMA 控制器用以减轻 CPU 负担、提高效率；时钟树分级管理用以降低了外设总的运行功耗，同时还兼有数据保护机制等措施来增加系统稳定性。

- 指令总线 (I-Code) 将内核和 FLASH 指令接口相连，预取指在此总线上完成。
- 数据总线 (D-Code) 将内核和 FLASH 数据接口相连，用于常量加载和调试。
- 系统总线将内核和总线矩阵相连，用于协调内核、DMA、SRAM 和外设的访问。


- DMA 总线负责 DMA 的 HB 主控接口与总线矩阵相连,该总线访问对象是 FLASH 数据、SRAM 和外设。
- 总线矩阵负责的是系统总线、数据总线、DMA 总线、SRAM 和 HB 桥之间的访问协调。

1.2 存储器映像

CH641 包含了程序存储器、数据存储器、内核寄存器和外设寄存器等等，它们都在一个 4GB 的线性空间寻址。

系统存储以小端格式存放数据，即低字节存放在低地址，高字节存放在高地址。

图 1-2 存储映像



1.2.1 存储器分配

内置 2KB 的 SRAM，起始地址 0x20000000，支持字节、半字(2 字节)、全字(4 字节)访问。

内置 16KB 的程序闪存存储区 (CodeFlash)，即用户区，用于存储用户应用程序。

内置 1920 字节系统存储区 (SystemFlash)，即 BOOT 区，用于系统引导程序存储（厂家固化自举加载程序），在设置用户配置字 START_MODE 位为 0 关闭 BOOT 后，也可用于用户的应用程序和常量数据存储（需使用 ld 分段链接文件）。

内置 64B 空间用于厂商配置字存储，出厂前固化，用户不可修改。

内置 64B 空间用于用户选择字存储。

第 2 章 电源控制 (PWR)

2.1 概述


系统工作电压 V_{HV} 范围为 4.0~12.6V。

2.2 电源管理

2.2.1 上电复位和掉电复位

系统内部集成了上电复位 POR 和掉电复位 PDR 电路，当芯片供电电压 V_{HV} 或 V_{DD} 低于对应门限电压时，系统被相关电路复位，无需外置额外的复位电路。上电门限电压 V_{POR} 和掉电门限电压 V_{PDR} 的参数请参考对应的数据手册。

图 2-1 POR 和 PDR 的工作示意图



2.2.2 可编程电压监测器

可编程电压监测器 PVD，主要被用于监控系统主电源的变化，与电源控制寄存器 PWR_CTLR 的 PLS[2:0] 所设置的门限电压相比较，配合外部中断寄存器 (EXTI) 设置，可产生相关中断，以便及时通知系统进行数据保存等掉电前操作。


具体配置如下：

- 1) 设置 PWR_CTLR 寄存器的 PLS[2:0] 域，选择要监控电压阈值。
- 2) 可选的中断处理。PVD 功能内部连接 EXTI 模块的第 16 线的上升/下降边沿触发设置，开启此中断（配置 EXTI），当 V_{HV} 下降到 PVD 阈值以下或上升到 PVD 阈值之上时就会产生 PVD 中断。
- 3) 设置 PWR_CTLR 寄存器的 PVDE 位来开启 PVD 功能。
- 4) 读取 PWR_CSR 状态寄存器的 PVD0 位可获取当前系统主电源与 PLS[2:0] 设置阈值关系，执行相应软处理。当 VDD 电压高于 PLS[2:0] 设置阈值，PVD0 位置 0；当 VDD 电压低于 PLS[2:0] 设置阈值，PVD0 位置 1。

2.2.3 过压复位

系统内部持续监控 V_{HV} 电源电压，当 V_{HV} 电压高于 V_{OVP} 时产生复位。

图 2-2 PVD 的工作示意图



2.3 低功耗模式

在系统复位后，微控制器处于正常工作状态（运行模式），此时可以通过降低系统主频或者关闭不用外设时钟或者降低工作外设时钟来节省系统功耗。如果系统不需要工作，可设置系统进入低功耗模式，并通过特定事件让系统跳出此状态。

微控制器目前提供了 2 种低功耗模式，从处理器、外设、电压调节器等工作差异上分为：

- 睡眠模式：内核停止运行，所有外设（包含内核私有外设）仍在运行。
- 待机模式：停止所有时钟，唤醒后，时钟切换到 HSI。

表 2-1 低功耗模式一览

模式	进入	唤醒源	对时钟的影响	电压调节器
睡眠	WFI	任意中断唤醒	内核时钟关闭，其他时钟无影响	正常
	WFE	唤醒事件唤醒		
待机	SLEEPDEEP 置 1 PDDS 置 1 WFI 或 WFE	任意外部中断/事件（EXTI 信号）、RST 上的外部复位信号、USB PD 唤醒信号、PVD 的输出、AWU 自动唤醒，其中 EXTI 信号包括 25 个外部 I/O 口之一。	关闭 HSI、PLL 和外设时钟	关闭

注：SLEEPDEEP 位属于内核私有外设控制位，CH641 参考 PFIC_SCTLR 寄存器。

2.3.1 低功耗配置选项

- WFI 和 WFE 方式

WFI：微控制器被具有中断控制器响应的中断源唤醒，系统唤醒后，将最先执行中断服务函数（微控制器复位除外）。

WFE：唤醒事件触发微控制器将退出低功耗模式。唤醒事件包括：

- 1) 配置一个外部或内部的 EXTI 线为事件模式，此时无需配置中断控制器；
- 2) 或者配置某个中断源，等效为 WFI 唤醒，系统优先执行中断服务函数；
- 3) 或者配置 SLEEPONPEN 位，开启外设中断使能，但不开启中断控制器中的中断使能，系统唤醒后需要清除中断挂起位。

- SLEEPONEXIT

启用：执行 WFI 或 WFE 指令后，微控制器确保所有待处理的中断服务退出后进入低功耗模式。

不启用：执行 WFI 或 WFE 指令后，微控制器立即进入低功耗模式。

- SEVONPEND

启用：所有中断或者唤醒事件都可以唤醒通过执行 WFE 进入的低功耗。

不启用：只有在中断控制器中使能的中断或者唤醒事件可以唤醒通过执行 WFE 进入的低功耗。

2.3.2 睡眠模式(SLEEP)

此模式下，所有的 I/O 引脚都保持他们运行模式下的状态，所有的外设时钟都正常，所以进入睡眠模式前，尽量关闭无用的外设时钟，以减低功耗。该模式唤醒所需时间最短。

进入：配置内核寄存器控制位 SLEEPDEEP=0，电源控制寄存器 PDDS=0，执行 WFI 或 WFE，可选 SEVONPEND 和 SLEEPONEXIT。

退出：任意中断或者唤醒事件。

2.3.3 待机模式(STANDBY)

待机模式是在内核的深睡眠模式(SLEEPDEEP)基础上结合了外设的时钟控制机制，并让电压调节器的运行处于更低功耗的状态。此模式高频时钟(HSI/PLL)域被关闭，SRAM 和寄存器内容保持，I/O 引脚状态保持。该模式唤醒后系统可以继续运行，HSI 作为默认系统时钟。

如果正在进行闪存编程，直到对内存访问完成，系统才进入待机模式。

待机模式下可工作模块：低频时钟(LSI)。

进入：配置内核寄存器控制位 SLEEPDEEP=1，电源控制寄存器的 PDDS=1，执行 WFI 或 WFE，可选 SEVONPEND 和 SLEEPONEXIT。

退出：任意外部中断/事件(EXTI 信号)、RST 上的外部复位信号、USB PD 唤醒信号、PVD 的输出、AWU 自动唤醒，其中 EXTI 信号包括 25 个外部 I/O 口之一

2.3.4 自动唤醒(AWU)

可以实现无需外部中断的情况下自动唤醒。通过对时间基数进行编程，可周期性地从低功耗模式下唤醒。

在开启 AWU 中断功能时，需要把内部连接 EXTI 模块的第 17 线的上升/下降边沿触发进行设置，开启此中断(配置 EXTI)。

可选择的内部低频时钟振荡器 LSI 的 60000 分频作为自动唤醒计数时基。

2.4 寄存器描述

表 2-2 PWR 相关寄存器列表

名称	访问地址	描述	复位值
R32_PWR_CTLR	0x40007000	电源控制寄存器	0x00000000
R32_PWR_CSR	0x40007004	电源控制/状态寄存器	0x00000000
R32_PWR_AWUCSR	0x40007008	自动唤醒控制状态寄存器	0x00000000
R32_PWR_AWUWR	0x4000700C	自动唤醒窗口比较值寄存器	0x00000000

2.4.1 电源控制寄存器(PWR_CTLR)

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PLS[2:0]		PVDE	Reserved		PDDS	Reserved	

位	名称	访问	描述	复位值
[31:8]	Reserved	RO	保留	0

[7:5]	PLS[2:0]	RW	PVD 电压监测阈值设置。详细说明见数据手册中电气特性部分。 000: 上升沿 3.16V/下降沿 2.94V; 001: 上升沿 3.38V/下降沿 3.12V; 010: 上升沿 3.61V/下降沿 3.32V; 011: 上升沿 3.82V/下降沿 3.51V; 100: 上升沿 4.06V/下降沿 3.70V; 101: 上升沿 4.28V/下降沿 3.92V; 110: 上升沿 4.45V/下降沿 4.09V; 111: 上升沿 4.63V/下降沿 4.28V。	0
4	PVDE	RW	电源电压监测功能使能标志位。 1: 开启电源电压监测功能; 0: 禁止电源电压监测功能。	0
[3:2]	Reserved	RO	保留。	0
1	PDDS	RW	掉电深睡眠情景下, 待机/睡眠模式选择位。 1: 进入待机模式; 0: 进入睡眠模式。	0
0	Reserved	RO	保留。	0

2.4.2 电源控制/状态寄存器 (PWR_CSR)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PVD0	Reserved	

位	名称	访问	描述	复位值
[31:3]	Reserved	RO	保留。	0
2	PVD0	RO	PVD 输出状态标志位。当 PWR_CTLR 寄存器的 PVDE=1 时, 该位有效。 1: V_{HV} 低于 PLS[2:0] 设定的 PVD 阈值; 0: V_{HV} 高于 PLS[2:0] 设定的 PVD 阈值。	0
[1:0]	Reserved	RO	保留。	0

2.4.3 自动唤醒控制状态寄存器 (PWR_AWUCSR)


偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													AWUEN	AWUCLR	

位	名称	访问	描述	复位值
[31:2]	Reserved	R0	保留。	0
1	AWUEN	RW	自动唤醒使能： 1：打开自动唤醒，使能 LSI 时钟； 0：关闭自动唤醒功能，同时关闭 LSI，以及将 AWUCLR、AWUWR、计数器都清零。	0
0	AWUCLR	WO	自动唤醒计数器清零控制位： 1：将 AWU 内部计数器清零（此位置 1 后由硬件自动清零）；	0

2.4.4 自动唤醒窗口比较值寄存器 (PWR_AWUWR)

偏移地址：0x0C



位	名称	访问	描述	复位值
[31:4]	Reserved	R0	保留。	0
[3:0]	AWUWR[3:0]	RW	AWU 窗口值： AWU 窗口值等于 AWU 窗口值的输入值+1； AWU 窗口值用来与递加计数器值进行比较，当计数器的值与窗口值相等时产生唤醒信号。	0

第 3 章 复位和时钟控制 (RCC)

控制器根据电源区域的划分以及应用中的外设功耗管理考虑，提供了不同的复位形式以及可配置的时钟树结构。此章节描述了系统中各个时钟的作用域。

3.1 主要特性

- 多种复位形式
- 多路时钟源，总线时钟管理
- 各外设时钟独立管理：复位、开启、关闭
- 支持内部时钟输出

3.2 复位

控制器提供了 3 种复位形式：电源复位、系统复位、过温或过压复位。

3.2.1 电源复位

电源复位发生时，将复位所有寄存器。

其产生条件包括：

- 上电/掉电复位 (POR/PDR 复位)
- OVP 过压复位，当 V_{HV} 电压高于 V_{OVP} 时触发

3.2.2 系统复位

系统复位发生时，将复位除了控制/状态寄存器 RCC_RSTSCKR 中的复位标志和所有寄存器。通过查看 RCC_RSTSCKR 寄存器中的复位状态标志位识别复位事件来源。

其产生条件包括：

- NRST 引脚上的低电平信号（外部复位）
- 窗口看门狗计数终止 (WWDG 复位)
- 软件复位 (SW 复位)
- USBPD 复位
- 低功耗管理复位


窗口看门狗复位：由窗口看门狗外设定定时器计数周期溢出触发产生，详细描述看其相应章节。

软件复位：CH641 通过可编程中断控制器 PFIC 中的中断配置寄存器 PFIC_CFGR 的 RSTSYS 位置 1 复位系统或配置寄存器 PFIC_SCTLR 的 SYSRST 位置 1 复位系统柜，具体参考对应章节。

USBPD 复位：当 PD_RST_EN 为 1 时，CH641 支持 USB PD 信号帧 Hard Reset 产生的复位；如果 IE_RX_RESET 也为 1，则还支持信号帧 Cable Reset 产生的复位。USB PD 没有复位标志，但产生的复位效果同软件复位。

低功耗管理复位：通过将用户选择字节中的 STANDBY_RST 位置 1，将启用待机模式复位。这时执行了进入待机模式的过程后，将执行系统复位而不是进入待机模式。

图 3-1 系统复位结构




3.2.3 过温复位

CH641 内置了 OTP 过温保护模块，在芯片温度过高时将强行复位 MCU。

3.3 时钟

3.3.1 系统时钟结构

图 3-2 CH641 时钟树框图



3.3.2 高速时钟 (HSI)

HSI 是系统内部 24MHz 的 RC 振荡器产生的高速时钟信号。HSI RC 振荡器能够在不需要任何外部器件的条件下提供系统时钟。它的启动时间很短。HSI 通过设置 RCC_CTLR 寄存器中的 HSION 位被启动和关闭, HSIRDY 位指示 HSI RC 振荡器是否稳定。系统默认 HSION 和 HSIRDY 置 1 (建议不要关闭)。如果设置了 RCC_INTR 寄存器的 HSIRDYIE 位, 将产生相应中断。

- 出厂校准: 制造工艺的差异会导致每个芯片的 RC 振荡频率不同, 所以在芯片出厂前, 会为每颗芯片进行 HSI 校准。系统复位后, 工厂校准值被装载到 RCC_CTLR 寄存器的 HSICAL[7:0] 中。
- 用户调整: 基于不同的电压或环境温度, 应用程序可以通过 RCC_CTLR 寄存器里的 HSITRIM[4:0] 位来调整 HSI 频率。

3.3.3 低速时钟 (LSI)

LSI 是系统内部的 RC 振荡器产生的低速时钟信号。它可以在待机模式下保持运行, 为唤醒单元提供时钟基准。进一步信息可参考数据手册的电气特性部分。

3.3.4 PLL 时钟

PLL 时钟通过设置 RCC_CTLR 寄存器中的 PLLON 位被启动和关闭, PLLRDY 位指示 PLL 时钟是否稳定, 硬件在 PLL 位置 1 后才将时钟送入系统。如果设置了 RCC_INTR 寄存器的 PLLRDYIE 位, 将产生相应中断。

PLL 时钟来源: HSI 时钟送入。

3.3.5 总线/外设时钟

3.3.5.1 系统时钟 (SYSCLK)

通过配置 RCC_CFGRO 寄存器 SW[1:0] 位配置系统时钟来源, SWS[1:0] 指示当前的系统时钟源。

- HSI 作为系统时钟
- PLL 时钟作为系统时钟

控制器复位后, 默认 HSI 时钟被选为系统时钟源。时钟源之间的切换必须在目标时钟源准备就绪后才会发生。

3.3.5.2 HB 总线外设时钟 (HCLK)

通过配置 RCC_CFGRO 寄存器的 HPRE[3:0] 位, 可以配置 HB 总线的时钟。总线时钟决定了挂载在其下面的外设接口访问时钟基准。应用程序可以调整不同的数值, 来降低部分外设工作时的功耗。

通过 RCC_APB1PRSTR、RCC_APB2PRSTR 寄存器中各个位可以复位不同的外设模块, 将其恢复到初始状态。

通过 RCC_AHBPCENR、RCC_APB1PCENR、RCC_APB2PCENR 寄存器中各个位可以单独开启或关闭不同外设模块通讯时钟接口。使用某个外设时, 首先需要开启其时钟使能位, 才能访问其寄存器。

3.3.5.3 时钟输出 (MCO)

微控制器允许输出时钟信号到 MCO 引脚。在相应的 GPIO 端口寄存器配置复用推挽输出模式, 通过配置 RCC_CFGRO 寄存器 MCO[2:0] 位, 可以选择以下 4 个时钟信号作为 MCO 时钟输出:

- 系统时钟 (SYSCLK) 输出
- HSI 时钟输出
- PLL 时钟输出

3.4 寄存器描述

表 3-1 RCC 相关寄存器列表

名称	访问地址	描述	复位值
R32_RCC_CTLR	0x40021000	时钟控制寄存器	0x0000xx83
R32_RCC_CFGRO	0x40021004	时钟配置寄存器 0	0x00000020
R32_RCC_INTR	0x40021008	时钟中断寄存器	0x00000000
R32_RCC_APB2PRSTR	0x4002100C	PB2 外设复位寄存器	0x00000000
R32_RCC_APB1PRSTR	0x40021010	PB1 外设复位寄存器	0x00000000
R32_RCC_AHBPCENR	0x40021014	HB 外设时钟使能寄存器	0x00000004
R32_RCC_APB2PCENR	0x40021018	PB2 外设时钟使能寄存器	0x00000000
R32_RCC_APB1PCENR	0x4002101C	PB1 外设时钟使能寄存器	0x00000000
R32_RCC_RSTSCKR	0x40021024	控制/状态寄存器	0x0C000000

3.4.1 时钟控制寄存器 (RCC_CTLR)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved						PLL RDY	PLLON	Reserved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HSICAL[7:0]								HSITRIM[4:0]				Reser ved	HSI RDY	HSION	

位	名称	访问	描述	复位值
[31:26]	Reserved	R0	保留。	0
25	PLLRDY	R0	PLL 时钟就绪锁定标志位。 1: PLL 时钟锁定; 0: PLL 时钟未锁定。	0
24	PLLON	RW	PLL 时钟使能控制位。 1: 使能 PLL 时钟; 0: 关闭 PLL 时钟。 注: 进入待机低功耗模式后, 此位由硬件清 0。	0
[23:16]	Reserved	R0	保留。	0
[15:8]	HSICAL[7:0]	R0	内部高速时钟校准值, 在系统启动时被自动初始化。	x
[7:3]	HSITRIM[4:0]	RW	内部高速时钟调整值。 用户可以输入一个调整值叠加到 HSICAL[7:0] 数值上, 根据电压和温度的变化调整内部 HSI RC 振荡器的频率。 默认值为 16, 可以把 HSI 调整到 24MHz ± 1%; 每步 HSICAL 的变化调整约 60KHz。	10000b
2	Reserved	R0	保留。	0
1	HSIRDY	R0	内部高速时钟 (24MHz) 稳定就绪标志位 (由硬件置位)。 1: 内部高速时钟 (24MHz) 稳定; 0: 内部高速时钟 (24MHz) 没有稳定。	1

			注：在 HSION 位清 0 后，该位需要 6 个 HSI 周期清 0。	
0	HSION	RW	内部高速时钟（24MHz）使能控制位。 1：使能 HSI 振荡器； 0：关闭 HSI 振荡器。 注：当从待机模式返回时，该位由硬件置 1 来启动内部 24MHz 的 RC 振荡器。	1

3.4.2 时钟配置寄存器 0 (RCC_CFGR0)

偏移地址：0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved						MCO[2:0]			Reserved						ADCPR E[5]
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADCPRE[4:0]					Reserved			HPRE[3:0]			SWS[1:0]		SW[1:0]		

位	名称	访问	描述	复位值
[31:27]	Reserved	R0	保留。	0
[26:24]	MCO[2:0]	RW	微控制器 MCO 引脚时钟输出控制。 0xx：没有时钟输出； 100：系统时钟 (SYSCLK) 输出； 101：内部 24MHz 的 RC 振荡器时钟 (HSI) 输出； 110：保留； 111：PLL 时钟输出。	0
[23:17]	Reserved	R0	保留。	0
[16:11]	ADCPRE[5:0]	RW	ADC 时钟来源预分频控制。 0000xx：HBCLK 2 分频后作为 ADC 时钟； 0010xx：HBCLK 4 分频后作为 ADC 时钟； 0100xx：HBCLK 6 分频后作为 ADC 时钟； 0110xx：HBCLK 8 分频后作为 ADC 时钟； 1000xx：HBCLK 12 分频后作为 ADC 时钟； 1010xx：HBCLK 16 分频后作为 ADC 时钟； 1100xx：HBCLK 24 分频后作为 ADC 时钟； 1110xx：HBCLK 48 分频后作为 ADC 时钟； 000100：HBCLK 4 分频后作为 ADC 时钟； 001100：HBCLK 8 分频后作为 ADC 时钟； 010100：HBCLK 12 分频后作为 ADC 时钟； 011100：HBCLK 16 分频后作为 ADC 时钟； 100100：HBCLK 24 分频后作为 ADC 时钟； 101100：HBCLK 32 分频后作为 ADC 时钟； 110100：HBCLK 48 分频后作为 ADC 时钟； 111100：HBCLK 96 分频后作为 ADC 时钟； 000101：HBCLK 8 分频后作为 ADC 时钟； 001101：HBCLK 16 分频后作为 ADC 时钟； 010101：HBCLK 24 分频后作为 ADC 时钟；	0

			011101: HBCLK 32 分频后作为 ADC 时钟; 100101: HBCLK 48 分频后作为 ADC 时钟; 101101: HBCLK 64 分频后作为 ADC 时钟; 110101: HBCLK 96 分频后作为 ADC 时钟; 111101: HBCLK 192 分频后作为 ADC 时钟; 000110: HBCLK 16 分频后作为 ADC 时钟; 001110: HBCLK 32 分频后作为 ADC 时钟; 010110: HBCLK 48 分频后作为 ADC 时钟; 011110: HBCLK 64 分频后作为 ADC 时钟; 100110: HBCLK 96 分频后作为 ADC 时钟; 101110: HBCLK 128 分频后作为 ADC 时钟; 110110: HBCLK 192 分频后作为 ADC 时钟; 111110: HBCLK 384 分频后作为 ADC 时钟; 000111: HBCLK 32 分频后作为 ADC 时钟; 001111: HBCLK 64 分频后作为 ADC 时钟; 010111: HBCLK 96 分频后作为 ADC 时钟; 011111: HBCLK 128 分频后作为 ADC 时钟。 100111: HBCLK 192 分频后作为 ADC 时钟; 101111: HBCLK 256 分频后作为 ADC 时钟; 110111: HBCLK 384 分频后作为 ADC 时钟; 111111: HBCLK 768 分频后作为 ADC 时钟。 注: ADC 时钟最高不要超过 24MHz	
[10:8]	Reserved	RW	保留。	0
[7:4]	HPRE[3:0]	RW	HB 时钟来源预分频控制。 0000: 不分频; 0001: SYSCLK 2 分频; 0010: SYSCLK 3 分频; 0011: SYSCLK 4 分频; 0100: SYSCLK 5 分频; 0101: SYSCLK 6 分频; 0110: SYSCLK 7 分频; 0111: SYSCLK 8 分频; 1000: SYSCLK 2 分频; 1001: SYSCLK 4 分频; 1010: SYSCLK 8 分频; 1011: SYSCLK 16 分频; 1100: SYSCLK 32 分频; 1101: SYSCLK 64 分频; 1110: SYSCLK 128 分频; 1111: SYSCLK 256 分频。	0010b
[3:2]	SWS[1:0]	RO	系统时钟 (SYSCLK) 状态 (硬件置位)。 00: 系统时钟源是 HSI; 10: 系统时钟源是 PLL; 其他: 不可用。	0
[1:0]	SW[1:0]	RW	选择系统时钟来源。 00: HSI 作为系统时钟;	0

			10: PLL 输出作为系统时钟; 其他: 不可用。	
--	--	--	-------------------------------	--

3.4.3 时钟中断寄存器 (RCC_INTR)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved											PLL RDYC	Reserved				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved			PLL RDYIE	Reserved							PLL RDYF	Reserved				

位	名称	访问	描述	复位值
[31:21]	Reserved	R0	保留。	0
20	PLLRDYC	W0	清除 PLL 就绪中断标志位。 1: 清除 PLLRDYF 中断标志; 0: 无动作。	0
[19:13]	Reserved	R0	保留。	0
12	PLLRDYIE	RW	PLL 就绪中断使能位。 1: 使能 PLL 就绪中断; 0: 关闭 PLL 就绪中断。	0
[11:5]	Reserved	R0	保留。	0
4	PLLRDYF	R0	PLL 时钟就绪锁定中断标志。 1: PLL 时钟锁定产生中断; 0: 无 PLL 时钟锁定中断。 硬件置位, 软件写 PLLRDYC 位 1 清除。	0
[3:0]	Reserved	R0	保留。	0

3.4.4 PB2 外设复位寄存器 (RCC_APB2PRSTR)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	USART1 RST	Reserved	TIM1 RST	Reserved	ADC1 RST	Reserved						IOPB RST	IOPA RST	Reserved	AFIO RST

位	名称	访问	描述	复位值
[31:15]	Reserved	R0	保留。	0
14	USART1RST	RW	USART1 接口复位控制。 1: 复位模块; 0: 无作用。	0
[13:12]	Reserved	R0	保留。	0
11	TIM1RST	RW	TIM1 模块复位控制。 1: 复位模块; 0: 无作用。	0

10	Reserved	RO	保留。	0
9	ADC1RST	RW	ADC1 模块复位控制。 1: 复位模块; 0: 无作用。	0
[8:4]	Reserved	RO	保留。	0
3	IOPBRST	RW	I0 的 PB 端口模块复位控制。 1: 复位模块; 0: 无作用。	0
2	IOPARST	RW	I0 的 PA 端口模块复位控制。 1: 复位模块; 0: 无作用。	0
1	Reserved	RO	保留。	0
0	AFIORST	RW	I0 辅助功能模块复位控制。 1: 复位模块; 0: 无作用。	0

3.4.5 PB1 外设复位寄存器 (RCC_APB1PRSTR)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved			PWR RST	Reserved						I2C1 RST	Reserved					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved			WWDG RST	Reserved										TIM2 RST		

位	名称	访问	描述	复位值
[31:29]	Reserved	RO	保留。	0
28	PWRRST	RW	电源接口模块复位控制。 1: 复位模块; 0: 无作用。	0
[27:22]	Reserved	RO	保留。	0
21	I2C1RST	RW	I2C1 接口复位控制。 1: 复位模块; 0: 无作用。	0
[20:12]	Reserved	RO	保留。	0
11	WWDGRST	RW	窗口看门狗复位控制。 1: 复位模块; 0: 无作用。	0
[10:1]	Reserved	RO	保留。	0
0	TIM2RST	RW	定时器 2 模块复位控制。 1: 复位模块; 0: 无作用。	0

3.4.6 HB 外设时钟使能寄存器 (RCC_AHBPCENR)

偏移地址: 0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								USBPD EN	Reserved				SRAM EN	Rese rved	DMA1 EN

位	名称	访问	描述	复位值
[31:8]	Reserved	R0	保留。	0
7	USBPDEN	RW	USBPD 模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
[6:3]	Reserved	R0	保留。	0
2	SRAMEN	RW	SRAM 接口模块时钟使能位。 1: 睡眠模式时, SRAM 接口模块时钟开启; 0: 睡眠模式时, SRAM 接口模块时钟关闭。	1
1	Reserved	R0	保留。	0
0	DMA1EN	RW	DMA1 模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0

3.4.7 PB2 外设时钟使能寄存器 (RCC_APB2PCENR)

偏移地址: 0x18

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	USART1EN	Reserved	TIM1EN	Reserved	ADC1EN	Reserved						IOPBEN	IOPAEN	Reserved	AFIOEN

位	名称	访问	描述	复位值
[31:15]	Reserved	R0	保留。	0
14	USART1EN	RW	USART1 接口时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
[13:12]	Reserved	R0	保留。	0
11	TIM1EN	RW	TIM1 模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
10	Reserved	R0	保留。	0
9	ADC1EN	RW	ADC1 模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
[8:4]	Reserved	R0	保留。	0
3	IOPBEN	RW	I0 的 PB 端口模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
2	IOPAEN	RW	I0 的 PA 端口模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
1	Reserved	R0	保留。	0
0	AFIOEN	RW	I0 辅助功能模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0

3.4.8 PB1 外设时钟使能寄存器 (RCC_APB1PCENR)

偏移地址: 0x1C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved		PWR	Reserved						I2C1	Reserved					

				EN					EN						
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				WWDG EN	Reserved								TIM2 EN		

位	名称	访问	描述	复位值
[31:29]	Reserved	RO	保留。	0
28	PWREN	RW	电源接口模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
[27:22]	Reserved	RO	保留。	0
21	I2C1EN	RW	I2C1 接口时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
[20:12]	Reserved	RO	保留。	0
11	WWDGEN	RW	窗口看门狗时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
[10:1]	Reserved	RO	保留。	0
0	TIM2EN	RW	定时器 2 模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0

3.4.9 控制/状态寄存器 (RCC_RSTSCKR)

偏移地址: 0x24

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LPWR RSTF	WWDG RSTF	Reser ved	SFT RSTF	POR RSTF	PIN RSTF	USBPD RSTF	RMVF	Reserved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															

位	名称	访问	描述	复位值
31	LPWRRSTF	RO	低功耗复位标志。 1: 发生低功耗复位; 0: 无低功耗复位发生。 发生低功耗管理复位时由硬件置 1; 软件写 RMVF 位清除。	0
30	WWDGRSTF	RO	窗口看门狗复位标志。 1: 发生窗口看门狗复位; 0: 无窗口看门狗复位发生。 发生窗口看门狗复位时由硬件置 1; 软件写 RMVF 位清除。	0
29	Reserved	RO	保留。	0
28	SFTRSTF	RO	软件复位标志。 1: 发生软件复位; 0: 无软件复位发生。 发生软件复位时由硬件置 1; 软件写 RMVF 位清除。	0

27	PORRSTF	RO	上电/掉电复位标志。 1: 发生上电/掉电复位; 0: 无上电/掉电复位发生。 发生上电/掉电复位时由硬件置 1; 软件写 RMVF 位清除。	1
26	PINRSTF	RO	外部手动复位 (NRST 引脚) 标志。 1: 发生 NRST 引脚复位; 0: 无 NRST 引脚复位发生。 在 NRST 引脚复位发生时由硬件置 1; 软件写 RMVF 位清除。	0
25	USBPDRSTF	RO	USBPD 复位标志。 1: 发生 USB PD 复位; 0: 无 USB PD 复位发生。 发生 USB PD 复位时由硬件置 1; 软件写 RMVF 位清除。	0
24	RMVF	RW	清除复位标志控制。 1: 清除复位标志; 0: 无作用。	0
[23:0]	Reserved	RO	保留。	0

注：除复位标志只能由上电复位清除，其他由系统复位清除。

第 4 章 窗口看门狗 (WWDG)

窗口看门狗一般用来监测系统运行的软件故障，例如外部干扰、不可预见的逻辑错误等情况。它需要在一定的窗口时间（有上下限）内进行计数器刷新（喂狗），否则早于或者晚于这个窗口时间看门狗电路都会产生系统复位。

4.1 主要特征


- 可编程的 7 位自减型计数器
- 双条件复位：当前计数器值小于 0×40 ，或者计数器值在窗口时间外被重装载
- 唤醒提前通知功能（EWI），用于及时喂狗动作防止系统复位

4.2 功能说明

4.2.1 原理和用法

窗口看门狗运行基于一个 7 位的递减计数器，其挂载在 HB 总线下，计数时基 WWDG_CLK 来源（HCLK/4096）时钟的分频，分频系数在配置寄存器 WWDG_CFGR 中的 WDGTB[1:0] 域设置。递减计数器处于自由运行状态，无论看门狗功能是否开启，计数器一直循环递减计数。如图 4-1 所示，窗口看门狗内部结构框图。

图 4-1 窗口看门狗结构框图



- 启动窗口看门狗

系统复位后，看门狗处于关闭状态，设置 WWDG_CTLR 寄存器的 WDGA 位能够开启看门狗，随后它不能再被关闭，除非发生复位。

注：可以通过设置 RCC_APB1PCENR 寄存器关闭 WWDG 的时钟来源，暂停 WWDG_CLK 计数，间接停止看门狗功能，或者通过设置 RCC_APB1PRSTR 寄存器复位 WWDG 模块，等效为复位的作用。

- 看门狗配置

看门狗内部是一个不断循环递减运行的 7 位计数器，支持读写访问。使用看门狗复位功能，需要执行下面几点操作：


- 1) 计数时基：通过 WWDG_CFGR 寄存器的 WDGTB[1:0] 位域，注意要开启 RCC 单元的 WWDG 模块时钟。
- 2) 窗口计数器：设置 WWDG_CFGR 寄存器的 W[6:0] 位域，此计数器由硬件用作和当前计数器比较使用，数值由用户软件配置，不会改变。作为窗口时间的上限值。

- 3) 看门狗使能：WWDG_CTLR 寄存器 WDGA 位软件置 1，开启看门狗功能，可以系统复位。
- 4) 喂狗：即刷新当前计数器值，配置 WWDG_CTLR 寄存器的 T[6:0]位域。此动作需要在看门狗功能开启后，在周期性的窗口时间内执行，否则会出现看门狗复位动作。

- 喂狗窗口时间

如图 4-2 所示，灰色区域为窗口看门狗的监测窗口区域，其上限时间 t2 对应当前计数器值达到窗口值 W[6:0]的时间点；其下限时间 t3 对应当前计数器值达到 0x3F 的时间点。此区域时间内 $t_2 < t < t_3$ 可以进行喂狗操作（写 T[6:0]），刷新当前计数器的数值。

图 4-2 窗口看门狗的计数模式



- 看门狗复位：

- 1) 当没有及时喂狗操作，导致 T[6:0]计数器的值由 0x40 变成 0x3F，将出现“窗口看门狗复位”，产生系统复位。即 T6-bit 被硬件检测为 0，将出现系统复位。

注：应用程序可以通过软件写 T6-bit 为 0，实现系统复位，等效软件复位功能。

- 2) 当在不允许喂狗时间内执行计数器刷新动作，即在 $t_1 \leq t \leq t_2$ 时间内操作写 T[6:0]位域，将出现“窗口看门狗复位”，产生系统复位。

- 提前唤醒

为了防止没有及时刷新计数器导致系统复位，看门狗模块提供了早期唤醒中断（EWI）通知。当计数器自减到 0x40 时，产生提前唤醒信号，EWIF 标志置 1，如果置位了 EWI 位，会同时触发窗口看门狗中断。此时距离硬件复位有 1 个计数器时钟周期（自减为 0x3F），应用程序可在此时间内即时进行喂狗操作。

4.2.2 调试模式

系统进入调试模式时，可以由调试模块寄存器配置 WWDG 的计数器继续工作或停止。

4.3 寄存器描述

表 4-1 WWDG 相关寄存器列表

名称	访问地址	描述	复位值
R16_WWDG_CTLR	0x40002C00	控制寄存器	0x007F
R16_WWDG_CFGR	0x40002C04	配置寄存器	0x007F
R16_WWDG_STATR	0x40002C08	状态寄存器	0x0000

4.3.1 WWDG 控制寄存器 (WWDG_CTLR)

偏移地址: 0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								WDGA	T[6:0]						

位	名称	访问	描述	复位值
[15:8]	Reserved	R0	保留。	0
7	WDGA	RW1	窗口看门狗复位使能位。 1: 开启看门狗功能 (可产生复位信号); 0: 禁止看门狗功能。 软件写 1 开启, 但是只允许复位后硬件清 0。	0
[6:0]	T[6:0]	RW	7 位自减计数器, 每 4096×2^{WDGTB} 个 HCLK 周期自减 1。当计数器从 0x40 自减到 0x3F 时, 即 T6 跳变为 0 时, 产生看门狗复位。	1111111b

4.3.2 WWDG 配置寄存器 (WWDG_CFGR)

偏移地址: 0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						EWI	WDGTB[1:0]	W[6:0]							

位	名称	访问	描述	复位值
[15:10]	Reserved	R0	保留。	0
9	EWI	RW1	提前唤醒中断使能位。 若此位置 1, 则在计数器的值达到 0x40 时产生中断。此位只能在复位后由硬件清 0。	0
[8:7]	WDGTB[1:0]	RW	窗口看门狗时钟分频选择。 00: 1 分频, 计数时基 = HCLK/4096; 01: 2 分频, 计数时基 = HCLK/4096/2; 10: 4 分频, 计数时基 = HCLK/4096/4; 11: 8 分频, 计数时基 = HCLK/4096/8。	0
[6:0]	W[6:0]	RW	窗口看门狗 7 位窗口值。用来与计数器的值做比较。喂狗操作只能在计数器的值小于窗口值且大于 0x3F 时进行。	1111111b

4.3.3 WWDG 状态寄存器 (WWDG_STATR)

偏移地址: 0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															EWIF

位	名称	访问	描述	复位值
[15:1]	Reserved	WO	保留。	0
0	EWIF	RWO	提前唤醒中断标志位。 当计数器到达 0x40 时，此位会被硬件置位，必须通过软件清 0，用户置位是无效的。即使 EWIF 未被置位，此位在事件发生时仍会照常被置位。	0

第 5 章 中断和事件 (PFIC)

CH641 系列内置可编程快速中断控制器 (PFIC - Programmable Fast Interrupt Controller)，最多支持 255 个中断向量。当前系统管理了 25 个外设中断通道和 4 个内核中断通道，其他保留。

5.1 主要特征

5.1.1 PFIC 控制器

- 25 个外设中断，每个中断请求都有独立的触发和屏蔽控制位，有专用的状态位
- 可编程多级中断嵌套，最大嵌套深度 2 级，硬件压栈深度 2 级
- 特有快速中断进出机制，硬件自动压栈和恢复
- 特有免表 VTF (Vector Table Free) 中断响应机制，2 路可编程直达中断向量地址

5.2 系统定时器

- CH641 系列
内核自带了一个 32 位加计数器 (SysTick)，支持 HCLK 或者 HCLK/8 作为时基，具有较高优先级，校准后可用于时间基准。

5.3 中断和异常的向量表

表 5-1 CH641 系列芯片向量表


编号	优先级	类型	名称	描述	入口地址
0	-	-	-	-	0x00000000
1	-	-	-	-	0x00000004
2	-2	-	-	-	0x00000008
3	-1	固定	HardFault	异常中断	0x0000000C
4-11	-	-	-	保留	0x00000010- 0x0000002C
12	0	可编程	SysTick	系统定时器中断	0x00000030
13	-	-	-	保留	0x00000034
14	1	可编程	SW	软件中断	0x00000038
15	-	-	-	保留	0x0000003C
16	2	可编程	WWDG	窗口定时器中断	0x00000040
17	3	可编程	PVD	电源电压检测中断 (EXTI)	0x00000044
18	4	可编程	FLASH	闪存全局中断	0x00000048
19	5	可编程	RCC	复位和时钟控制中断	0x0000004C
20	6	可编程	EXTI7_0	EXTI 线 0-7 中断	0x00000050
21	7	可编程	AWU	唤醒中断	0x00000054
22	8	可编程	DMA1_CH1	DMA1 通道 1 全局中断	0x00000058
23	9	可编程	DMA1_CH2	DMA1 通道 2 全局中断	0x0000005C
24	10	可编程	DMA1_CH3	DMA1 通道 3 全局中断	0x00000060
25	11	可编程	DMA1_CH4	DMA1 通道 4 全局中断	0x00000064
26	12	可编程	DMA1_CH5	DMA1 通道 5 全局中断	0x00000068
27	13	可编程	DMA1_CH6	DMA1 通道 6 全局中断	0x0000006C

28	14	可编程	DMA1_CH7	DMA1 通道 7 全局中断	0x00000070
29	15	可编程	ADC	ADC 全局中断	0x00000074
30	16	可编程	I2C1_EV	I2C1 事件中断	0x00000078
31	17	可编程	I2C1_ER	I2C1 错误中断	0x0000007C
32	18	可编程	USART1	USART1 全局中断	0x00000080
33	19	可编程	EXTI15_8	EXTI 线 8-15 中断	0x00000084
34	20	可编程	TIM1BRK	TIM1 刹车中断	0x00000088
35	21	可编程	TIM1UP	TIM1 更新中断	0x0000008C
36	22	可编程	TIM1TRG	TIM1 触发中断	0x00000090
37	23	可编程	TIM1CC	TIM1 捕获比较中断	0x00000094
38	24	可编程	TIM2	TIM2 全局中断	0x00000098
39	25	可编程	USBPD	USBPD 中断	0x0000009C
40	26	可编程	USBPD_WKUP	USBPD 唤醒中断	0x000000A0

5.4 外部中断和事件控制器 (EXTI)

5.4.1 概述

图 5-1 外部中断 (EXTI) 接口框图



由图 5-1 可以看出，外部中断的触发源既可以是软件中断 (SWIEVR) 也可以是实际的外部中断通道，外部中断通道的信号会先经过边沿检测电路 (edge detect circuit) 的筛选。只要产生软件中断或外部中断信号其一，就会通过图中的或门电路输出给事件使能和中断使能两个与门电路，只要有中断被使能或事件被使能，就会产生中断或事件。EXTI 的六个寄存器由处理器通过 HB 接口访问。

5.4.2 唤醒事件说明

系统可以通过唤醒事件来唤醒由 WFE 指令引起的睡眠模式。唤醒事件通过以下两种配置产生：

- 在外设的寄存器里使能一个中断，但在内核的 PFIC 里使能这个中断，同时在内核里使能 SEVONPEND 位。体现在 EXTI 中，就是使能 EXTI 中断，但在 PFIC 中使能 EXTI 中断，同时使能 SEVONPEND 位。当 CPU 从 WFE 中唤醒后，需要清除 EXTI 的中断标志位和 PFIC 挂起位。
- 使能一个 EXTI 通道为事件通道，CPU 从 WFE 唤醒后无需清除中断标志位和 PFIC 挂起位的操作。

5.4.3 说明

使用外部中断需要配置相应外部中断通道，即选择相应触发沿，使能相应中断。当外部中断通道上出现了设定的触发沿时，将产生一个中断请求，对应的中断标志位也会被置位。对标志位写 1 可以清除该标志位。

使用外部硬件中断步骤：

- 1) 配置 GPIO 操作；
- 2) 配置对应的外部中断通道的中断使能位 (EXTI_INTENR)；
- 3) 配置触发沿 (EXTI_RTENR 或 EXTI_FTENR)，选择上升沿触发、下降沿触发或双边沿触发；
- 4) 在内核的 PFIC 中配置 EXTI 中断，以保证其可以正确响应。

使用外部硬件事件步骤：

- 1) 配置 GPIO 操作；
- 2) 配置对应的外部中断通道的事件使能位 (EXTI_EVENTR)；
- 3) 配置触发沿 (EXTI_RTENR 或 EXTI_FTENR)，选择上升沿触发、下降沿触发或双边沿触发。

使用软件中断/事件步骤：

- 1) 使能外部中断 (EXTI_INTENR) 或外部事件 (EXTI_EVENTR)；
- 2) 如果使用中断服务函数，需要设置内核的 PFIC 里 EXTI 中断；
- 3) 设置软件中断触发 (EXTI_SWIEVR)，即会产生中断。

5.4.4 外部事件映射

表 5-2 EXTI 中断映射

外部中断/事件线路	映射事件描述
EXTI0~EXTI15	Px0~Px15 (x=A/B)，任何一个 IO 口都可以启用外部中断/事件功能，由 AFIO_EXTICRx 寄存器配置。
EXTI16	PVD 事件：超出电压监控阈值。
EXTI17	自动唤醒事件
EXTI18	USBPD 唤醒事件。

5.5 寄存器描述

5.5.1 EXTI 寄存器描述

表 5-3 EXTI 相关寄存器列表

名称	访问地址	描述	复位值
R32_EXTI_INTENR	0x40010400	中断使能寄存器	0x00000000
R32_EXTI_EVENTR	0x40010404	事件使能寄存器	0x00000000
R32_EXTI_RTENR	0x40010408	上升沿触发使能寄存器	0x00000000

R32_EXTI_FTENR	0x4001040C	下降沿触发使能寄存器	0x00000000
R32_EXTI_SWIEVR	0x40010410	软中断事件寄存器	0x00000000
R32_EXTI_INTFR	0x40010414	中断标志位寄存器	0x0000XXXX

5.5.1.1 中断使能寄存器 (EXTI_INTENR)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved													MR18	MR17	MR16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MR15	MR14	MR13	MR12	MR11	MR10	MR9	MR8	MR7	MR6	MR5	MR4	MR3	MR2	MR1	MR0

位	名称	访问	描述	复位值
[31:19]	Reserved	RO	保留。	0
[18:0]	MRx	RW	使能外部中断通道 x 的中断请求信号。 1: 使能此通道的中断; 0: 屏蔽此通道的中断。	0

5.5.1.2 事件使能寄存器 (EXTI_EVENTR)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved													MR18	MR17	MR16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MR15	MR14	MR13	MR12	MR11	MR10	MR9	MR8	MR7	MR6	MR5	MR4	MR3	MR2	MR1	MR0

位	名称	访问	描述	复位值
[31:19]	Reserved	RO	保留。	0
[18:0]	MRx	RW	使能外部中断通道 x 的事件请求信号。 1: 使能此通道的事件; 0: 屏蔽此通道的事件。	0

5.5.1.3 上升沿触发使能寄存器 (EXTI_RTENR)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved													TR18	TR17	TR16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TR15	TR14	TR13	TR12	TR11	TR10	TR9	TR8	TR7	TR6	TR5	TR4	TR3	TR2	TR1	TR0

位	名称	访问	描述	复位值
[31:19]	Reserved	RO	保留。	0
[18:0]	TRx	RW	使能外部中断通道 x 的上升沿触发。 1: 使能此通道的上升沿触发; 0: 禁止此通道的上升沿触发。	0

5.5.1.4 下降沿触发使能寄存器 (EXTI_FTENR)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved													TR18	TR17	TR16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TR15	TR14	TR13	TR12	TR11	TR10	TR9	TR8	TR7	TR6	TR5	TR4	TR3	TR2	TR1	TR0

位	名称	访问	描述	复位值
[31:19]	Reserved	R0	保留。	0
[18:0]	TRx	RW	使能外部中断通道 x 的下降沿触发。 0: 禁止此通道的下降沿触发; 1: 使能此通道的下降沿触发。	0

5.5.1.5 软中断事件寄存器 (EXTI_SWIEVR)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved													SWIER 18	SWIER 17	SWIER 16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SWIER 15	SWIER 14	SWIER 13	SWIER 12	SWIER 11	SWIER 10	SWIER 9	SWIER 8	SWIER 7	SWIER 6	SWIER 5	SWIER 4	SWIER 3	SWIER 2	SWIER 1	SWIER 0

位	名称	访问	描述	复位值
[31:19]	Reserved	R0	保留。	0
[18:0]	SWIERx	RW	在相对应的外部触发中断通道上设置一个软件中断。这里置位会使中断标志位 (EXTI_INTFR) 对应位置位, 如果中断使能 (EXTI_INTENR) 或事件使能 (EXTI_EVENTR) 开启, 那么就会产生中断或事件。	0

5.5.1.6 中断标志位寄存器 (EXTI_INTFR)

偏移地址: 0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved													IF18	IF17	IF16
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IF15	IF14	IF13	IF12	IF11	IF10	IF9	IF8	IF7	IF6	IF5	IF4	IF3	IF2	IF1	IF0

位	名称	访问	描述	复位值
[31:19]	Reserved	R0	保留。	0
[18:0]	IFx	W1	中断标志位, 该位置位标志表示发生了对应的外部中断。写 1 可以清除此位。	X

5.5.2 PFIC 寄存器描述

表 5-4 PFIC 相关寄存器列表

名称	访问地址	描述	复位值
R32_PFIC_ISR1	0xE000E000	PFIC 中断使能状态寄存器 1	0x0000000C
R32_PFIC_ISR2	0xE000E004	PFIC 中断使能状态寄存器 2	0x00000000
R32_PFIC_IPR1	0xE000E020	PFIC 中断挂起状态寄存器 1	0x00000000
R32_PFIC_IPR2	0xE000E024	PFIC 中断挂起状态寄存器 2	0x00000000
R32_PFIC_ITHRESDR	0xE000E040	PFIC 中断优先级阈值配置寄存器	0x00000000
R32_PFIC_CFGR	0xE000E048	PFIC 中断配置寄存器	0x00000000
R32_PFIC_GISR	0xE000E04C	PFIC 中断全局状态寄存器	0x00000000
R32_PFIC_VTFIDR	0xE000E050	PFIC VTF 中断 ID 配置寄存器	0x00000000
R32_PFIC_VTFADDRR0	0xE000E060	PFIC VTF 中断 0 偏移地址寄存器	0x00000000
R32_PFIC_VTFADDRR1	0xE000E064	PFIC VTF 中断 1 偏移地址寄存器	0x00000000
R32_PFIC_IENR1	0xE000E100	PFIC 中断使能设置寄存器 1	0x00000000
R32_PFIC_IENR2	0xE000E104	PFIC 中断使能设置寄存器 2	0x00000000
R32_PFIC_IRER1	0xE000E180	PFIC 中断使能清除寄存器 1	0x00000000
R32_PFIC_IRER2	0xE000E184	PFIC 中断使能清除寄存器 2	0x00000000
R32_PFIC_IPSR1	0xE000E200	PFIC 中断挂起设置寄存器 1	0x00000000
R32_PFIC_IPSR2	0xE000E204	PFIC 中断挂起设置寄存器 2	0x00000000
R32_PFIC_IPRR1	0xE000E280	PFIC 中断挂起清除寄存器 1	0x00000000
R32_PFIC_IPRR2	0xE000E284	PFIC 中断挂起清除寄存器 2	0x00000000
R32_PFIC_IACTR1	0xE000E300	PFIC 中断激活状态寄存器 1	0x00000000
R32_PFIC_IACTR2	0xE000E304	PFIC 中断激活状态寄存器 2	0x00000000
R32_PFIC_IPRIORx	0xE000E400	PFIC 中断优先级配置寄存器	0x00000000
R32_PFIC_SCTLR	0xE000ED10	PFIC 系统控制寄存器	0x00000000

注：1. PFIC_ISR1 寄存器的默认值为 0xC，即异常总是默认使能的。

2. EXC 支持中断挂起清除和设置操作，不支持中断使能清除和设置操作。

5.5.2.1 PFIC 中断使能状态寄存器 1 (PFIC_ISR1)

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
INTENSTA[31:16]																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reser ved	INTEN STA14	Reser ved	INTEN STA12	Reserved									INTEN STA3	INTEN STA2	Reserved	

位	名称	访问	描述	复位值
[31:16]	INTENSTA	RO	16#-31#中断当前使能状态。 1: 当前编号中断已使能; 0: 当前编号中断未启用。	0
15	Reserved	RO	保留。	0
14	INTENSTA	RO	14#中断当前使能状态。 1: 当前编号中断已使能;	0

			0: 当前编号中断未启用。	
13	Reserved	RO	保留。	0
12	INTENSTA	RO	12#中断当前使能状态。 1: 当前编号中断已使能; 0: 当前编号中断未启用。	0
[11:4]	Reserved	RO	保留。	0
[3:2]	INTENSTA	RO	2#-3#中断当前使能状态。 1: 当前编号中断已使能; 0: 当前编号中断未启用。	0
[1:0]	Reserved	RO	保留。	0

5.5.2.2 PFIC 中断使能状态寄存器 2 (PFIC_ISR2)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										INTENSTA[6:0]					

位	名称	访问	描述	复位值
[31:7]	Reserved	RO	保留。	0
[6:0]	INTENSTA	RO	32#-38#中断当前使能状态。 1: 当前编号中断已使能; 0: 当前编号中断未启用。	0

5.5.2.3 PFIC 中断挂起状态寄存器 1 (PFIC_IPR1)

偏移地址: 0x20

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PENDSTA[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	PENDSTA14	Reserved	PENDSTA12	Reserved								PENDSTA3	PENDSTA2	Reserved	

位	名称	访问	描述	复位值
[31:16]	PENDSTA	RO	16#-31#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0
15	Reserved	RO	保留。	0
14	PENDSTA	RO	14#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0
13	Reserved	RO	保留。	0
12	PENDSTA	RO	12#中断当前挂起状态。 1: 当前编号中断已挂起;	0

			0: 当前编号中断未挂起。	
[11:4]	Reserved	RO	保留。	0
[3:2]	PENDSTA	RO	2#-3#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0
[1:0]	Reserved	RO	保留。	0

5.5.2.4 PFIC 中断挂起状态寄存器 2 (PFIC_IPR2)

偏移地址: 0x24

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									PENDSTA [38:32]						

位	名称	访问	描述	复位值
[31:7]	Reserved	RO	保留。	0
[6:0]	PENDSTA	RO	32#-38#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0

5.5.2.5 PFIC 中断优先级阈值配置寄存器 (PFIC_ITHRESDR)

偏移地址: 0x40

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved																							THRESHOLD [7:0]								

位	名称	访问	描述	复位值
[31:8]	Reserved	RO	保留。	0
[7:0]	THRESHOLD [7:0]	RW	中断优先级阈值设置值。 低于当前设置值的中断优先级值, 当挂起时不执行中断服务; 此寄存器为 0 时表示阈值寄存器功能无效。 [7:6]: 优先级阈值; [5:0]: 保留, 固定为 0, 写无效。	0

5.5.2.6 PFIC 中断配置寄存器 (PFIC_CFGR)

偏移地址: 0x48

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
KEYCODE [15:0]																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved								RSTYS	Reserved							

位	名称	访问	描述	复位值
[31:16]	KEYCODE[15:0]	WO	对应不同的目标控制位，需要同步写入相应的安全访问标识数据才能修改，读出数据固定为 0。 KEY1 = 0xFA05; KEY2 = 0xBCAF; KEY3 = 0xBEEF。	0
[15:8]	Reserved	RO	保留。	0
7	RSTSYS	WO	系统复位（同步写入 KEY3）。自动清 0。 写 1 有效，写 0 无效。 注：与 PFIC_SCTLR 寄存器 SYSRST 位作用相同。	0
[6:0]	Reserved	RO	保留。	0

5.5.2.7 PFIC 中断全局状态寄存器 (PFIC_GISR)

偏移地址：0x4C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						GPEND STA	GACT STA	NESTSTA[7:0]							

位	名称	访问	描述	复位值
[31:10]	Reserved	RO	保留。	0
9	GPENDSTA	RO	当前是否有中断处于挂起。 1: 有; 0: 没有。	0
8	GACTSTA	RO	当前是否有中断被执行。 1: 有; 0: 没有。	0
[7:0]	NESTSTA[7:0]	RO	当前中断嵌套状态，目前最大支持 2 级嵌套，硬件压栈深度最大为 2 级。 0x03: 第 2 级中断中; 0x01: 第 1 级中断中; 其他: 没有中断发生。	0

5.5.2.8 PFIC VTF 中断 ID 配置寄存器 (PFIC_VTFIDR)

偏移地址：0x50

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VTFID1								VTFID0							

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:8]	VTFID1	RW	配置 VTF 中断 1 的中断编号。	0

[7:0]	VTFID0	RW	配置 VTF 中断 0 的中断编号。	0
-------	--------	----	--------------------	---

5.5.2.9 PFIC VTF 中断 0 地址寄存器 (PFIC_VTFADDR0)

偏移地址: 0x60

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ADDR0[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR0[15:1]															VTF0EN

位	名称	访问	描述	复位值
[31:1]	ADDR0[31:1]	RW	VTF 中断 0 服务程序地址 bit[31:1], bit0 为 0。	0
0	VTF0EN	RW	VTF 中断 0 使能位。 1: 启用 VTF 中断 0 通道; 0: 关闭。	0

5.5.2.10 PFIC VTF 中断 1 地址寄存器 (PFIC_VTFADDR1)

偏移地址: 0x64

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ADDR1[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR1[15:1]															VTF1EN

位	名称	访问	描述	复位值
[31:1]	ADDR1[31:1]	RW	VTF 中断 1 服务程序地址 bit[31:1], bit0 为 0。	0
0	VTF1EN	RW	VTF 中断 1 使能位。 1: 启用 VTF 中断 1 通道; 0: 关闭。	0

5.5.2.11 PFIC 中断使能设置寄存器 1 (PFIC_IENR1)

偏移地址: 0x100

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTEN[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	INTEN14	Reserved	INTEN12	Reserved											

位	名称	访问	描述	复位值
[31:16]	INTEN	WO	16#-31#中断使能控制。 1: 当前编号中断使能; 0: 无影响。	0
15	Reserved	RO	保留。	0

14	INTEN	WO	14#中断使能控制。 1: 当前编号中断使能; 0: 无影响。	0
13	Reserved	RO	保留。	0
12	INTEN	WO	12#中断使能控制。 1: 当前编号中断使能; 0: 无影响。	0
[11:0]	Reserved	RO	保留。	0

5.5.2.12 PFIC 中断使能设置寄存器 2 (PFIC_IENR2)

偏移地址: 0x104

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										INTEN[38:32]					

位	名称	访问	描述	复位值
[31:7]	Reserved	RO	保留。	0
[6:0]	INTEN	WO	32#-38#中断使能控制。 1: 当前编号中断使能; 0: 无影响。	0

5.5.2.13 PFIC 中断使能清除寄存器 1 (PFIC_IRER1)

偏移地址: 0x180

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTRSET[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	INTRSET 14	Reserved	INTRSET1 2	Reserved											

位	名称	访问	描述	复位值
[31:16]	INTRSET	WO	16#-31#中断关闭控制。 1: 当前编号中断关闭; 0: 无影响。	0
15	Reserved	RO	保留。	0
14	INTRSET	WO	14#中断关闭控制。 1: 当前编号中断关闭; 0: 无影响。	0
13	Reserved	RO	保留。	0
12	INTRSET	WO	12#中断关闭控制。 1: 当前编号中断关闭; 0: 无影响。	0
[11:0]	Reserved	RO	保留。	0

5.5.2.14 PFIC 中断使能清除寄存器 2 (PFIC_IRER2)

偏移地址: 0x184

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									INTRSET [38:32]						

位	名称	访问	描述	复位值
[31:7]	Reserved	RO	保留。	0
[6:0]	INTRSET	WO	32#-38#中断关闭控制。 1: 当前编号中断关闭; 0: 无影响。	0

5.5.2.15 PFIC 中断挂起设置寄存器 1 (PFIC_IPSR1)

偏移地址: 0x200

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PENDSET [31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	PEND SET14	Reserved	PEND SET12	Reserved								PEND SET3	PEND SET2	Reserved	

位	名称	访问	描述	复位值
[31:16]	PENDSET	WO	16#-31#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0
15	Reserved	RO	保留。	0
14	PENDSET	WO	14#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0
13	Reserved	RO	保留。	0
12	PENDSET	WO	12#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0
[11:4]	Reserved	RO	保留。	0
[3:2]	PENDSET	WO	2#-3#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0
[1:0]	Reserved	RO	保留。	0

5.5.2.16 PFIC 中断挂起设置寄存器 2 (PFIC_IPSR2)

偏移地址: 0x204

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										PENDSET [38:32]					

位	名称	访问	描述	复位值
[31:7]	Reserved	RO	保留。	0
[6:0]	PENDSET	WO	32#-38#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0

5.5.2.17 PFIC 中断挂起清除寄存器 1 (PFIC_IPRR1)

偏移地址: 0x280

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PENDRST [31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	PEND RST14	Reserved	PEND RST12	Reserved								PEND RST3	PEND RST2	Reserved	

位	名称	访问	描述	复位值
[31:16]	PENDRST	WO	16#-31#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0
15	Reserved	RO	保留。	0
14	PENDRST	WO	14#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0
13	Reserved	RO	保留。	0
12	PENDRST	WO	12#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0
[11:4]	Reserved	RO	保留。	0
[3:2]	PENDRST	WO	2#-3#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0
[1:0]	Reserved	RO	保留。	0

5.5.2.18 PFIC 中断挂起清除寄存器 2 (PFIC_IPRR2)

偏移地址: 0x284

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										PENDRST [38:32]					

位	名称	访问	描述	复位值
[31:7]	Reserved	RO	保留。	0
[6:0]	PENRST	WO	32#-38#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0

5.5.2.19 PFIC 中断激活状态寄存器 1 (PFIC_IACR1)

偏移地址: 0x300

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IACTS [31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	IACTS14	Reserved	IACTS12	Reserved								IACTS3	IACTS2	Reserved	

位	名称	访问	描述	复位值
[31:16]	IACTS	RO	16#-31#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0
15	Reserved	RO	保留。	0
14	IACTS	RO	14#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0
13	Reserved	RO	保留。	0
12	IACTS	RO	12#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0
[11:4]	Reserved	RO	保留。	0
[3:2]	IACTS	RO	2#-3#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0
[1:0]	Reserved	RO	保留。	0

5.5.2.20 PFIC 中断激活状态寄存器 2 (PFIC_IACR2)

偏移地址: 0x304

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----

Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									IACTS [38:32]						

位	名称	访问	描述	复位值
[31:7]	Reserved	RO	保留。	0
[6:0]	IACTS	RO	32#-38#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0

5.5.2.21 PFIC 中断优先级配置寄存器 (PFIC_IPRIORx) (x=0-63)

偏移地址: 0x400 - 0x4FF

控制器支持 256 个中断 (0-255), 每个中断使用 8bit 来设置控制优先级。

	31	24	23	16	15	8	7	0
IPRIOR63	PRIO_255		PRIO_254		PRIO_253		PRIO_252	
...	
IPRIORx	PRIO_(4x+3)		PRIO_(4x+2)		PRIO_(4x+1)		PRIO_(4x)	
...	
IPRIOR0	PRIO_3		PRIO_2		PRIO_1		PRIO_0	

位	名称	访问	描述	复位值
[2047:2040]	IP_255	RW	同 IP_0 描述。	0
...
[31:24]	IP_3	RW	同 IP_0 描述。	0
[23:16]	IP_2	RW	同 IP_0 描述。	0
[15:8]	IP_1	RW	同 IP_0 描述。	0
[7:0]	IP_0	RW	编号 0 中断优先级配置。 [7:6]: 优先级控制位。 若配置无嵌套, 无抢占位; 若配置 2 级嵌套, bit7 为抢占位; [5:0]: 保留, 固定为 0, 写无效。	0

5.5.2.22 PFIC 系统控制寄存器 (PFIC_SCTLR)

偏移地址: 0xD10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SYS	Reserved														
RST															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										SET	SEV	WFIT0	SLEEP	SLEEP	Reser

						EVENT	ONPEND	WFE	DEEP	ONEXIT	ved
--	--	--	--	--	--	-------	--------	-----	------	--------	-----

位	名称	访问	描述	复位值
31	SYSRST	WO	系统复位，自动清 0。写 1 有效，写 0 无效，与 PFIC_CFGR 寄存器相同效果。	0
[30:6]	Reserved	RO	保留。	0
5	SETEVENT	WO	设置事件，可以唤醒 WFE 的情况。	0
4	SEVONPEND	RW	当发生事件或者中断挂起状态时，可以从 WFE 指令后唤醒系统，如果未执行 WFE 指令，将在下次执行该指令后立即唤醒系统。 1: 启用的事件和所有中断（包括未开启中断）都能唤醒系统； 0: 只有启用的事件和启用的中断可以唤醒系统。	0
3	WFIWFE	RW	将 WFI 指令当成是 WFE 执行。 1: 将之后的 WFI 指令当做 WFE 指令； 0: 无作用。	0
2	SLEEPDEEP	RW	控制系统的低功耗模式。 1: deepsleep; 0: sleep。	0
1	SLEEPONEXIT	RW	控制离开中断服务程序后，系统状态。 1: 系统进入低功耗模式； 0: 系统进入主程序。	0
0	Reserved	RO	保留。	0

5.5.3 专用 CSR 寄存器

RISC-V 架构中定义了一些控制和状态寄存器（Control and Status Register, CSR），用于配置或标识或记录运行状态。CSR 寄存器属于内核内部的寄存器，使用专用的 12 位地址空间。CH641 芯片除了 RISC-V 特权架构文档中定义的标准寄存器外，还增加了一些厂商自定义寄存器，需要使用 csr 指令进行访问。

注：此类寄存器标注为“MRW, MRO, MRW1”属性的需要系统在机器模式下才能访问。

5.5.3.1 中断系统控制寄存器（INTSYSCR）

CSR 地址：0x804

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														INEST EN	HWSTK EN

位	名称	访问	描述	复位值
[31:2]	Reserved	MRO	保留。	0
1	INESTEN	MRW	中断嵌套使能。	0

			0: 中断嵌套功能关闭; 1: 中断嵌套功能使能。	
0	HWSTKEN	MRW	硬件压栈使能。 0: 硬件压栈功能关闭; 1: 硬件压栈功能使能。	0

5.5.3.2 异常入口基地址寄存器 (MTVEC)

CSR 地址: 0x305

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BASEADDR[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BASEADDR[15:2]														MODE1	MODE0

位	名称	访问	描述	复位值
[31:2]	BASEADDR[31:2]	MRW	中断向量表基地址。	0
1	MODE1	MRW	中断向量表识别模式。 0: 按跳转指令识别, 有限范围, 支持非跳指令; 1: 按绝对地址识别, 支持全范围, 但必须跳转。	0
0	MODE0	MRW	中断或异常入口地址模式选择。 0: 使用统一入口地址; 1: 根据中断编号*4 进行地址偏移。	0

5.5.4 STK 寄存器描述

表 5-5 STK 相关寄存器列表

名称	访问地址	描述	复位值
R32_STK_CTLR	0xE000F000	系统计数控制寄存器	0x00000000
R32_STK_SR	0xE000F004	系统计数状态寄存器	0x00000000
R32_STK_CNTL	0xE000F008	系统计数器寄存器	0x00000000
R32_STK_CMPLR	0xE000F010	计数比较寄存器	0x00000000

5.5.4.1 系统计数控制寄存器 (STK_CTLR)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SWIE	Reserved														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												STRE	STCLK	STIE	STE

位	名称	访问	描述	复位值
31	SWIE	RW	软件中断触发使能 (SWI)。 1: 触发软件中断;	0

			0: 关闭触发。 进入软件中断后, 需软件清 0, 否则持续触发。	
[30:4]	Reserved	RO	保留。	
3	STRE	RW	自动重装载计数使能位。 1: 向上计数到比较值后重新从 0 开始计数; 0: 向上计数到比较值后继续向上计数。	
2	STCLK	RW	计数器时钟源选择位。 1: HCLK 做时基; 0: HCLK/8 做时基。	
1	STIE	RW	计数器中断使能控制位。 1: 使能计数器中断; 0: 关闭计数器中断。	
0	STE	RW	系统计数器使能控制位。 1: 启动系统计数器 STK; 0: 关闭系统计数器 STK, 计数器停止计数。	0

5.5.4.2 系统计数状态寄存器 (STK_SR)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															CNTIF

位	名称	访问	描述	复位值
[31:1]	Reserved	RO	保留。	0
0	CNTIF	RW0	计数值比较标志, 写 0 清除, 写 1 无效。 1: 向上计数达到比较值; 0: 未达到比较值。	0

5.5.4.3 系统计数器寄存器 (STK_CNTL)

偏移地址: 0x08


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNT[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															

位	名称	访问	描述	复位值
[31:0]	CNT[31:0]	RW	当前计数器计数值 32 位。	0

5.5.4.4 计数比较寄存器 (STK_CMPLR)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----



位	名称	访问	描述	复位值
[31:0]	CMP[31:0]	RW	设置比较计数器值 32 位。	0

第 6 章 GPIO 及其复用功能（GPIO/AFIO）

GPIO 口可以配置成多种输入或输出模式，内置可关闭的上拉或下拉电阻，可以配置成推挽输出。GPIO 口还可以复用成其他功能。

PB2H、PB3H、PB4H、PB5H 为 V_{HV} 供电的高压 I/O 引脚，其余为 V_{DD} 供电的低压 I/O 引脚。

PA2、PA3、PA4、PA5、PA9 均具有较强的电流驱动能力，约为其它普通 I/O 引脚的两倍。

PB8 作为 GPIO 时，只支持输入或开漏输出，不支持推挽输出。

PB6 没有 GPIO 功能，仅用于 ISP 输入。

PB3H 和 PB4H 内置不可关闭的上拉电阻；PB2H 和 PB5H 未内置上拉电阻；ISP 和 PB8/Q11 未内置上拉电阻；PA0 和 PA1 内置默认关闭、可以调节的上拉电阻，由 EXTEN_CTLR1 中的两组 PUE 和 DAC 进行调节和控制，并可提供上拉电流；提供 3 个 CC 引脚，其中 PB0/CC1 和 PB1/CC2 及 PB9/CC3 引脚内置 type-C 规范定义的上拉电流，由对应引脚的 R8_PORT_CC 中的 CC_PU 控制；除此之外的 GPIO 引脚均内置默认关闭、可以开启的上拉电阻。

PA4 和 PA5 内置默认开启、可以关闭的下拉电阻；PA0 和 PA1 内置默认开启、可以调节、可以关闭的下拉电阻，由 EXTEN_CTLR1 中的两组 PDE 和 DAC 进行调节和控制，并可提供下拉电流；PB0/CC1 和 PB9/CC3 引脚内置默认的类型-C 规范定义的可控 R_d 下拉电阻，默认开启，作为 GPIO 推挽输出时需关闭下拉，PB1/CC2 引脚默认不提供 R_d ，可支持定制，由对应引脚的 R8_PORT_CC 中的 CC_PD 控制；除此之外的 GPIO 引脚均未内置下拉电阻。

6.1 主要特征

端口的引脚可以配置成以下的多种模式之一：


- 浮空输入
- 模拟输入
- 上拉输入
- 推挽输出
- 下拉输入（部分引脚）
- 复用功能的输入和输出

许多引脚拥有复用功能，很多其他的外设把自己的输出和输入通道映射到这些引脚上，这些复用引脚具体用法需要参照各个外设，而对这些引脚是否复用和是否重映射的内容由本章说明。

6.2 功能描述

6.2.1 概述

图 6-1 GPIO 模块基本结构框图



注：（1）当 GPIO 为普通 IO 时，VDD 为 V_{DD} ，当 GPIO 为 HV 高压 IO 时，VDD 为 V_{HV} 。

如图 6-1 所示 IO 口结构，每个引脚在芯片内部都有两只保护二极管，IO 口内部可分为输入和输出驱动模块。其中输入驱动有弱上下拉电阻可选，可连接到 ADC 等模拟输入的外设；如果输入到数字外设，就需要经过一个 TTL 施密特触发器，再连接到 GPIO 输入寄存器或其他复用外设。而输出驱动有一对 MOS 管，可通过配置上下的 MOS 管将 IO 口配置成推挽输出；输出驱动内部也可以配置成由 GPIO 控制输出还是由复用的其他外设控制输出。

6.2.2 GPIO 的初始化功能

刚复位后，GPIO 口运行在初始状态，这时大多数 IO 口都是运行在浮空输入状态。具体的初始化功能请参照引脚描述相关的章节。

6.2.3 外部中断

所有的 GPIO 口都可以被配置外部中断输入通道，但一个外部中断输入通道最多只能映射到一个 GPIO 引脚上，且外部中断通道的序号必须和 GPIO 端口的位号一致，比如 PA1（或 PB1）只能映射到 EXTI1 上，且 EXTI1 只能接受 PA1、PB1 其中之一的映射，两方都是一对一的关系。

6.2.4 复用功能

使用复用功能必须要注意：

- 使用输入方向的复用功能，端口必须配置成复用输入模式，上下拉设置可根据实际需要来设置
- 使用输出方向的复用功能，端口必须配置成复用推挽输出模式
- 对于双向的复用功能，端口必须配置成复用输出模式，这时驱动器被配置成浮空输入模式


同一个 IO 口可能有多个外设复用到此管脚，因此为了使各个外设都有最大的发挥空间，外设的复用引脚除了默认复用引脚，还可以进行重映射，重映射到其他的引脚，避开被占用的引脚。

6.2.5 锁定机制

锁定机制可以锁定 I/O 口的配置。经过特定的一个写序列后，选定的 I/O 引脚配置将被锁定，在下一个复位前无法更改。

6.2.6 输入配置


图 6-2 GPIO 模块输入配置结构框图



当 I/O 口配置成输入模式时，输出驱动断开，输入上下拉可选，不连接复用功能和模拟输入。在每个 I/O 口上的数据在每个 HB 时钟被采样到输入数据寄存器，读取输入数据寄存器对应位即获取了对应引脚的电平状态。

6.2.7 输出配置

图 6-3 GPIO 模块输出配置结构框图




当 I/O 口配置成输出模式时，输出驱动器中的一对 MOS 被配置成推挽模式，不使用复用功能。输入驱动的上下拉电阻被禁用，TTL 施密特触发器被激活，出现在 I/O 引脚上的电平将会在每个 HB 时

钟被采样到输入数据寄存器，所以读取输入数据寄存器将会得到 I/O 状态，在推挽输出模式时，对输出数据寄存器的访问就会得到最后一次写入的值。

6.2.8 复用功能配置


图 6-4 GPIO 模块被其他外设复用时的结构框图



在启用复用功能时，输出驱动器被使能，被配置成推挽模式，根据功能需要自动切换为开漏模式，施密特触发器也被打开，复用功能的输入和输出线都被连接，但是输出数据寄存器被断开，出现在 I/O 引脚上的电平将会在每个 HB 时钟被采样到输入数据寄存器，在开漏模式下，读取输入数据寄存器将会得到 I/O 口当前状态；在推挽模式下，读取输出数据寄存器将会得到最后一次写入的值。

6.2.9 模拟输入配置

图 6-5 GPIO 模块作为模拟输入时的配置结构框图



在启用模拟输入时，输出缓冲器被断开，输入驱动中施密特触发器的输入被禁止以防止产生 I/O 口上的消耗，上下拉电阻被禁止，读取输入数据寄存器将一直为 0。

6.2.10 外设的 GPIO 设置

下列表格推荐了各个外设的引脚相应的 GPIO 口配置。

表 6-1 高级定时器 (TIM1)

TIM1	配置	GPIO 配置
TIM1_CHx	输入捕获通道 x	浮空输入
	输出比较通道 x	推挽复用输出
TIM1_CHxN	互补输出通道 x	推挽复用输出
TIM1_BKIN	刹车输入	浮空输入
TIM1_ETR	外部触发时钟输入	浮空输入

表 6-2 通用定时器 (TIM2)

TIM2 引脚	配置	GPIO 配置
TIM2_CHx	输入捕获通道 x	浮空输入
	输出比较通道 x	推挽复用输出

表 6-3 通用同步异步串行收发器 (USART1)

USART1 引脚	配置	GPIO 配置
USART1_TX	全双工模式	推挽复用输出
	半双工同步模式	复用推挽输出 (模块实现开漏输出)
USART1_RX	全双工模式	浮空输入或带上拉输入
	半双工同步模式	未使用
USART1_RTS	硬件流量控制	推挽复用输出
USART1_CTS	硬件流量控制	浮空输入或带上拉输入

表 6-4 内部集成总线 (I2C1) 模块

I ² C1 引脚	配置	GPIO 配置
I ² C1_SCL	I ² C1 时钟	复用推挽输出 (模块实现开漏输出)
I ² C1_SDA	I ² C1 数据	

表 6-5 模拟转数字转换器 (ADC)

ADC 引脚	GPIO 配置
ADC	模拟输入

表 6-6 其他的 I/O 功能设置

引脚	配置功能	GPIO 配置
MCO	时钟输出	推挽复用输出
EXTI	外部中断输入	浮空、上拉或下拉输入

6.2.11 复用功能重映射 GPIO 设置

6.2.11.1 定时器复用功能重映射

表 6-7 TIM1 复用功能重映射

复用功能	TIM1_RM=0 默认映射	TIM1_RM=1 重映射
TIM1_ETR	PB9	
TIM1_BKIN	PA15	
TIM1_CH1	PB2 (HV 高压驱动)	
TIM1_CH2	PB3 (HV 高压驱动)	
TIM1_CH3	PB4 (HV 高压驱动)	PA2 (LV 低压强驱)
TIM1_CH1N	PA2 (LV 低压强驱)	PB4 (HV 高压驱动)
TIM1_CH2N	PA3 (LV 低压强驱)	PB5 (HV 高压驱动)
TIM1_CH3N	PA4 (LV 低压驱动)	

表 6-8 TIM2 复用功能重映射

复用功能	TIM2_RM=00 默认映射	TIM2_RM=01 部分映射	TIM2_RM=10 部分映射	TIM2_RM=11 完全映射
TIM2_CH1	PA5 (LV 低压强驱)			
TIM2_CH2	PA9 (LV 低压强驱)	PA4 (LV 低压强驱)	PA9 (LV 低压强驱)	PA4 (LV 低压强驱)
TIM2_CH1N	PA7		PB5 (HV 高压驱动)	
TIM2_CH2N	PA8		PB4 (HV 高压驱动)	

6.2.11.2 USART1 复用功能重映射

表 6-9 USART1 复用功能重映射

复用功能	USART1_RM=000 默认映射	USART1_RM=001 重映射	USART1_RM=010 重映射	USART1_RM=011 重映射	USART1_RM=100 重映射
USART1_TX	PA11	PB1	PA0	PA1	PA2
USART1_RX	PA12	PB0	PA1	PA0	PA3
USART1_CTS	PA13				
USART1_RTS	PA14				

6.2.11.3 I2C1 复用功能重映射

表 6-10 I2C1 复用功能重映射

复用功能	I2C1_RM=00 默认映射	I2C1_RM=01 重映射	I2C1_RM=1x 重映射
I2C1_SCL	PA13	PA2	PA11
I2C1_SDA	PA14	PA3	PA12

6.2.11.4 ADC 复用功能重映射

表 6-11 ADC 外部触发注入转换复用功能重映射

复用功能	ADC_RM=0 默认映射	ADC_RM=1 重映射
ADC 外部触发注入转换	ADC 外部触发与 PA4 相连	ADC 外部触发与 PA15 相连

6.3 寄存器描述

6.3.1 GPIO 的寄存器描述

除非特殊说明，GPIO 的寄存器必须以字的方式操作（以 32 位来操作这些寄存器）。

表 6-12 GPIO 相关寄存器列表

名称	访问地址	描述	复位值
R32_GPIOA_CFGLR	0x40010800	PA 端口配置寄存器低位	0x44884444
R32_GPIOA_CFGHR	0x40010804	PA 端口配置寄存器高位	0x44444444
R32_GPIOB_CFGLR	0x40010C00	PB 端口配置寄存器低位	0x44444444
R32_GPIOB_CFGHR	0x40010C04	PB 端口配置寄存器高位	0x00000044
R32_GPIOA_INDR	0x40010808	PA 端口输入数据寄存器	0x0000XXXX
R32_GPIOB_INDR	0x40010C08	PB 端口输入数据寄存器	0x0000XXXX
R32_GPIOA_OUTDR	0x4001080C	PA 端口输出数据寄存器	0x00000000
R32_GPIOB_OUTDR	0x40010C0C	PB 端口输出数据寄存器	0x00000000
R32_GPIOA_BSHR	0x40010810	PA 端口置位/复位寄存器	0x00000000
R32_GPIOB_BSHR	0x40010C10	PB 端口置位/复位寄存器	0x00000000
R32_GPIOA_BCR	0x40010814	PA 端口复位寄存器	0x00000000
R32_GPIOB_BCR	0x40010C14	PB 端口复位寄存器	0x00000000
R32_GPIOA_LCKR	0x40010818	PA 端口锁定配置寄存器	0x00000000
R32_GPIOB_LCKR	0x40010C18	PB 端口锁定配置寄存器	0x00000000

6.3.1.1 GPIO 配置寄存器低位 (GPIOx_CFGLR) (x=A/B)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNF7[1:0]	MODE7[1:0]	CNF6[1:0]	MODE6[1:0]	CNF5[1:0]	MODE5[1:0]	CNF4[1:0]	MODE4[1:0]								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNF3[1:0]	MODE3[1:0]	CNF2[1:0]	MODE2[1:0]	CNF1[1:0]	MODE1[1:0]	CNF0[1:0]	MODE0[1:0]								

位	名称	访问	描述	复位值
[31:30] [27:26] [23:22] [19:18] [15:14] [11:10] [7:6] [3:2]	CNFy[1:0]	RW	(y=0-7), 端口 x 的配置位, 通过这些位配置相应的端口。 在输入模式时 (MODE=00b): 00: 模拟输入模式; 01: 浮空输入模式; 10: 带有上下拉模式。 11: 保留。 在输出模式 (MODE>00b): 0x: 通用推挽输出模式; 1x: 复用功能推挽输出模式, I2C1 自动开漏。	除 GPIOA 的 CNF4、CNF5 的默认值为 10b, 其他均为 01b
[29:28] [25:24] [21:20] [17:16] [13:12]	MODEy[1:0]	RW	(y=0-7), 端口 x 模式选择, 通过这些位配置相应的端口。 00: 输入模式; 01/10/11: 输出模式, 最大速度 30MHz。	00b

[9:8]				
[5:4]				
[1:0]				

6.3.1.2 GPIO 配置寄存器高位 (GPIOx_CFGHR) (x=A/B)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNF15[1:0]		MODE15 [1:0]		CNF14[1:0]		MODE14 [1:0]		CNF13[1:0]		MODE13 [1:0]		CNF12[1:0]		MODE12 [1:0]	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNF11[1:0]		MODE11 [1:0]		CNF10[1:0]		MODE10 [1:0]		CNF9[1:0]		MODE9[1:0]		CNF8[1:0]		MODE8[1:0]	

位	名称	访问	描述	复位值
[31:30] [27:26] [23:22] [19:18] [15:14] [11:10] [7:6] [3:2]	CNFy[1:0]	RW	GPIOA(y=8-15), GPIOB(y=8-9), 端口 x 的配置位, 通过这些位配置相应的端口。 在输入模式时 (MODE=00b): 00: 模拟输入模式; 01: 浮空输入模式; 10: 带有上下拉模式。 11: 保留。 在输出模式 (MODE>00b): 0x: 通用推挽输出模式; 1x: 复用功能推挽输出模式, I2C1 自动开漏。	01b
[29:28] [25:24] [21:20] [17:16] [13:12] [9:8] [5:4] [1:0]	MODEy[1:0]	RW	GPIOA(y=8-15), GPIOB(y=8-9) 端口 x 模式选择, 通过这些位配置相应的端口。 00: 输入模式; 01/10/11: 输出模式, 最大速度 30MHz。	00b

6.3.1.3 端口输入寄存器 (GPIOx_INDR) (x=A/B)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IDR15	IDR14	IDR13	IDR12	IDR11	IDR10	IDR9	IDR8	IDR7	IDR6	IDR5	IDR4	IDR3	IDR2	IDR1	IDR0

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:0]	IDRy	RO	(y=0-15), 端口输入数据。这些位只读并只能	X

			以 16 位形式读出。读出的值就是对应位的高低状态。	
--	--	--	----------------------------	--

6.3.1.4 端口输出寄存器 (GPIOx_OUTDR) (x=A/B)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ODR15	ODR14	ODR13	ODR12	ODR11	ODR10	ODR9	ODR8	ODR7	ODR6	ODR5	ODR4	ODR3	ODR2	ODR1	ODR0

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:0]	ODRy	RW	对于输出模式: (y=0-15), 端口输出的数据。这些数据只能以 16 位的形式操作。IO 口对外输出这些寄存器的值。 对于带有上下拉输入模式: 0: 下拉输入; 1: 上拉输入。	0

6.3.1.5 端口复位/置位寄存器 (GPIOx_BSHR) (x=A/B)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BR15	BR14	BR13	BR12	BR11	BR10	BR9	BR8	BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BS15	BS14	BS13	BS12	BS11	BS10	BS9	BS8	BS7	BS6	BS5	BS4	BS3	BS2	BS1	BS0

位	名称	访问	描述	复位值
[31:16]	BRy	WO	(y=0-15), 对这些位置位会清除对应的 OUTDR 位, 写 0 不产生影响。这些位只能以 16 位的形式访问。如果同时设置了 BR 和 BS 位, 则 BS 位起作用。	0
[15:0]	BSy	WO	(y=0-15), 对这些位置位会使对应的 OUTDR 位置位, 写 0 不产生影响。这些位只能以 16 位的形式访问。如果同时设置了 BR 和 BS 位, 则 BS 位起作用。	0

6.3.1.6 端口复位寄存器 (GPIOx_BCR) (x=A/B)

偏移地址: 0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

BR15	BR14	BR13	BR12	BR11	BR10	BR9	BR8	BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0
------	------	------	------	------	------	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:0]	BRy	WO	(y=0-15), 对这些位置位会清除对应的 OUTDR 位, 写 0 不产生影响。这些位只能以 16 位的形式访问。	0

6.3.1.7 配置锁定寄存器 (GPIOx_LCKR) (x=A/B)

偏移地址: 0x18

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LCKK
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LCK15	LCK14	LCK13	LCK12	LCK11	LCK10	LCK9	LCK8	LCK7	LCK6	LCK5	LCK4	LCK3	LCK2	LCK1	LCK0

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LCKK	RW	锁定键, 它可以通过特定的序列写入实现锁定, 但它可以随时读出。它读出为 0 时表示未锁定生效, 读出 1 时表示锁定生效。 锁定键的写入序列为: 写 1-写 0-写 1-读 0-读 1, 最后一步非必要, 但是可以用以确认锁定键已经激活。 在写入序列时任何错误都不会使激活锁定, 且在写入序列时, 不能更改 LCK[7:0] 的值。锁定生效后, 只有在下次复位后才能更改端口的配置。	0
[15:0]	LCKy	RW	(y=0-15), 这些位为 1 时表示锁定对应端口的配置。只能在 LCKK 未锁定前改变这些位。锁定的配置指的是配置寄存器 GPIOx_CFGLR 和 GPIOx_CFGHR。	0

注: 当对相应的端口位执行了 LOCK 序列后, 在下次系统复位之前将不能再更改端口位的配置。

6.3.2 AFIO 寄存器

除非特殊说明, AFIO 的寄存器必须以字的方式操作 (以 32 位来操作这些寄存器)。

表 6-12 AFIO 相关寄存器列表

名称	访问地址	描述	复位值
R32_AFIO_PCFR1	0x40010004	重映射寄存器 1	0x00000000
R32_AFIO_EXTICR	0x40010008	外部中断配置寄存器 1	0x00000000

6.3.2.1 重映射寄存器 1 (AFIO_PCFR1)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----

Reserved					SWCFG[2:0]			Reserved					ADC_ETRGREG_RM	Reserved	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved					TIM2_RM[1:0]		Reserved	TIM1_RM	Reserved	USART1_RM			I2C1_RM		

位	名称	访问	描述	复位值
[31:27]	Reserved	RO	保留。	0
[26:24]	SWCFG[2:0]	RW	这些位用以配置 SW 功能和跟踪功能的 I/O 口。SWD (SDI) 是访问内核的调试接口。系统复位后总是作为 SWD 端口。 0xx: 启用 SWD (SDI) ; 100: 关闭 SWD (SDI) , 作为 GPIO 功能; 其他: 无效。	0
[23:19]	Reserved	RO	保留。	0
18	ADC_ETRGREG_RM	RW	ADC 外部触发的重映射位。 0: ADC 外部触发与 PA4 相连; 1: ADC 外部触发与 PA15 相连。	0
[17:10]	Reserved	RO	保留。	0
[9:8]	TIM2_RM[1:0]	RW	定时器 2 的重映射位。这些位可由用户读写。它控制定时器 2 的通道 1 至 2 和 1N 至 2N 在 GPIO 端口的映射。 00: 默认映射 (CH1/PA5, CH2/PA9, CH1N/PA7, CH2N/PA8) ; 01: 部分映射 (CH1/PA5, CH2/PA4, CH1N/PA7, CH2N/PA8) ; 10: 部分映射 (CH1/PA5, CH2/PA9, CH1N/PB5, CH2N/PB4) ; 11: 完全映射 (CH1/PA5, CH2/PA4, CH1N/PB5, CH2N/PB4) 。	0
7	Reserved	RO	保留。	0
6	TIM1_RM	RW	定时器 1 的重映射位。这些位可由用户读写。它控制定时器 1 的通道 1 至 3、1N 至 3N、外部触发 (ETR) 和刹车输入 (BKIN) 在 GPIO 端口的映射。 0: 默认映射 (ETR/PB9, CH1/PB2, CH2/PB3, CH3/PB4, BKIN/PA15, CH1N/PA2, CH2N/PA3, CH3N/PA4) ; 1: 重映射 (ETR/PB9, CH1/PB2, CH2/PB3, CH3/PA2, BKIN/PA15, CH1N/PB4, CH2N/PB5, CH3N/PA4) ;	0
5	Reserved	RO	保留。	0
[4:2]	USART1_RM	RW	USART1 映射配置: 000: 默认映射 (TX/PA11, RX/PA12, CTS/PA13,	0

			RTS/PA14) ; 001: 重映射 (TX/PB1, RX/PB0, CTS/PA13, RTS/PA14) ; 010: 重映射 (TX/PA0, RX/PA1, CTS/PA13, RTS/PA14) ; 011: 重映射 (TX/PA1, RX/PA0, CTS/PA13, RTS/PA14) 。 100: 重映射 (TX/PA2, RX/PA3, CTS/PA13, RTS/PA14) 。	
[1:0]	I2C1_RM	RW	I2C1 重映射: 00: 默认映射 (SCL/PA13, SDA/PA14) ; 01: 重映射 (SCL/PA2, SDA/PA3) ; 1X: 重映射 (SCL/PA11, SDA/PA12) 。	0

6.3.2.2 外部中断配置寄存器 1 (AFIO_EXTICR)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EXTI 15	EXTI 14	EXTI 13	EXTI 12	EXTI 11	EXTI 10	EXTI 9	EXTI 8	EXTI 7	EXTI 6	EXTI 5	EXTI 4	EXTI 3	EXTI 2	EXTI 1	EXTI 0

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
15	EXTI _x	RW	外部中断输入引脚配置位。用以决定外部中断引脚映射到哪个端口的引脚上。 0: PA 引脚的第 x 个引脚, x=0-15; 1: PB 引脚的第 x 个引脚, x=0-9, 其他保留。	0
14				
13				
12				
11				
10				
9				
8				
7				
6				
5				
4				
3				
2				
1				
0				

第 7 章 直接存储器访问控制 (DMA)

直接存储器访问控制器 (DMA) 提供在外设和存储器之间或存储器和存储器之间的高速数据传输方式, 无须 CPU 干预, 数据可以通过 DMA 快速地移动, 以节省 CPU 的资源来做其他操作。

DMA 控制器每个通道专门用来管理来自于一个或多个外设对存储器访问的请求。还有一个仲裁器来协调各通道之间的优先级。

7.1 主要特性

- 多个独立可配置通道
- 每个通道都直接连接专用的硬件 DMA 请求, 并支持软件触发
- 支持循环的缓冲器管理
- 多个通道之间的请求优先权可以通过软件编程设置(最高、高、中和低), 优先权设置相等时由通道号决定(通道号越低优先级越高)
- 支持外设到存储器、存储器到外设、存储器到存储器之间的传输
- 闪存、SRAM、外设的 SRAM 和 HB 外设均可作为访问的源和目标
- 可编程的数据传输字节数目: 最大为 65535

7.2 功能描述

7.2.1 DMA 通道处理

1) 仲裁优先级

多个独立的通道产生的 DMA 请求通过逻辑或结构输入到 DMA 控制器, 当前只会会有一个通道的请求得到响应。模块内部的仲裁器根据通道请求的优先级来选择要启动的外设/存储器的访问。

软件管理中, 应用程序通过对 DMA_CFGRx 寄存器的 PL[1:0] 位设置, 可以为每个通道独立配置优先等级, 包括最高、高、中、低 4 个等级。当通道间的软件设置等级一致时, 模块会按固定的硬件优先级选择, 通道编号偏低的要比偏高的有较高优先权。

2) DMA 配置

当 DMA 控制器收到一个请求信号时, 会访问发出请求的外设或存储器, 建立外设或存储器和存储器之间的数据传输。主要包括下面 3 个操作步骤:

- 1) 从外设数据寄存器或当前外设/存储器地址寄存器指示的存储器地址取数据, 第一次传输时的开始地址是 DMA_PADDRx 或 DMA_MADDRx 寄存器指定的外设基地址或存储器地址。
- 2) 存数据到外设数据寄存器或当前外设/存储器地址寄存器指示的存储器地址, 第一次传输时的开始地址是 DMA_PADDRx 或 DMA_MADDRx 寄存器指定的外设基地址或存储器地址。
- 3) 执行一次 DMA_CNTRx 寄存器中数值的递减操作, 该寄存器指示当前未完成转移的操作数目。

每个通道包括 3 种 DMA 数据转移方式:

- 外设到存储器 (MEM2MEM=0, DIR=0)
- 存储器到外设 (MEM2MEM=0, DIR=1)
- 存储器到存储器 (MEM2MEM=1)

注: 存储器到存储器方式无需外设请求信号, 配置为此模式后 (MEM2MEM=1), 通道开启 (EN=1) 即可启动数据传输。此方式不支持循环模式。

配置过程如下:

- 1) 在 DMA_PADDRx 寄存器中设置外设寄存器的首地址或存储器到存储器方式 (MEM2MEM=1) 下存储

器数据地址。发生 DMA 请求时，这个地址将是数据传输的源或目标地址。

- 2) 在 DMA_MADDRx 寄存器中设置存储器数据地址。发生 DMA 请求时，传输的数据将从这个地址读出或写入这个地址。
- 3) 在 DMA_CNTRx 寄存器中设置要传输的数据数量。在每个数据传输后，这个数值递减。
- 4) 在 DMA_CFGRx 寄存器的 PL[1:0]位中设置通道的优先级。
- 5) 在 DMA_CFGRx 寄存器中设置数据传输的方向、循环模式、外设和存储器的增量模式、外设和存储器的数据宽度、传输过半、传输完成、传输错误中断使能位。
- 6) 设置 DMA_CCRx 寄存器的 ENABLE 位，启动通道 x。

注：DMA_PADDRx/DMA_MADDRx/DMA_CNTRx 寄存器以及 DMA_CFGRx 寄存器中的数据传输的方向 (DIR)、循环模式 (位置)、外设和存储器的增量模式 (MINC/PINC) 等控制位只有在 DMA 通道被关闭下才可以配置写入。

3) 循环模式

设置 DMA_CFGRx 寄存器的 CIRC 位置 1，可以启用通道数据传输的循环模式功能。循环模式下，当数据传输的数目变为 0 时，DMA_CNTRx 寄存器的内容会自动被重新加载为其初始数值，内部的外设和存储器地址寄存器也被重新加载为 DMA_PADDRx 和 DMA_MADDRx 寄存器设定的初始地址值，DMA 操作将继续进行，直到通道被关闭或关闭 DMA 模式。

4) DMA 处理状态

- 传输过半：对应 DMA_INTFR 寄存器中的 HTIFx 位硬件置位。当 DMA 的传输字节数目减至初始设定值一半以下将会产生 DMA 传输过半标志，如果在 DMA_CCRx 寄存器中置位了 HTIE，则将产生中断。硬件通过此标志提醒应用程序，可以为新一轮数据传输做准备。
- 传输完成：对应 DMA_INTFR 寄存器中的 TCIFx 位硬件置位。当 DMA 的传输字节数目减至 0 将会产生 DMA 传输完成标志，如果在 DMA_CCRx 寄存器中置位了 TCIE，则将产生中断。
- 传输错误：对应 DMA_INTFR 寄存器中的 TEIFx 位硬件置位。读写一个保留的地址区域，将会产生 DMA 传输错误。同时模块硬件会自动清 0 发生错误的通道所对应的 DMA_CCRx 寄存器的 EN 位，该通道被关闭。如果在 DMA_CCRx 寄存器中置位了 TEIE，则将产生中断。

应用程序在查询 DMA 通道状态时，可以先访问 DMA_INTFR 寄存器的 GIFx 位，判断出当前哪个通道发生了 DMA 事件，进而处理该通道的具体 DMA 事件内容。

7.2.2 可编程的数据传输总大小/数据位宽/对齐方式

DMA 每个通道一轮传输的数据量总大小可编程，最大 65535 次。DMA_CNTRx 寄存器中指示待传输字节数目。在 EN=0 时，写入设置值，在 EN=1 开启 DMA 传输通道后，此寄存器变为只读属性，在每次传输后数值递减。

外设和存储器的传输数据取值支持地址指针自动递增功能，指针增量可编程。它们访问的第一个传输的数据地址存放在 DMA_PADDRx 和 DMA_MADDRx 寄存器中，通过设置 DMA_CFGRx 寄存器的 PINC 位或 MINC 位置 1，可以分别开启外设地址自增模式或存储器地址自增模式，PSIZE[1:0]设置外设地址取数据大小及地址自增大小，MSIZE[1:0]设置存储器地址取数据大小及地址自增大小，包括 3 种选择：8 位、16 位、32 位。具体数据转移方式如下表：

表 7-1 不同数据位宽下 DMA 转移 (PINC=MINC=1)

源端位宽	目标位宽	传输数目	源：地址/数据	目标：地址/数据	传输操作
8	8	4	0x00/B0 0x01/B1 0x02/B2 0x03/B3	0x00/B0 0x01/B1 0x02/B2 0x03/B3	<ul style="list-style-type: none"> ● 源端地址递增量与源端设置的数据位宽对齐，取值大小等于源端数据位宽 ● 目标地址递增量与目标设置数

8	16	4	0x00/B0 0x01/B1 0x02/B2 0x03/B3	0x00/00B0 0x02/00B1 0x04/00B2 0x06/00B3	<p>据的位宽对齐，取值大小等于目标数据位宽</p> <ul style="list-style-type: none"> ● DMA 转移送入目标端的数据依据原则：数据大小不足高位补0，数据大小溢出高位去掉 ● 存储数据方式：小端模式，低地址存放低字节，高地址存放高字节
8	32	4	0x00/B0 0x01/B1 0x02/B2 0x03/B3	0x00/000000B0 0x04/000000B1 0x08/000000B2 0x0C/000000B3	
16	8	4	0x00/B1B0 0x02/B3B2 0x04/B5B4 0x06/B7B6	0x00/B0 0x01/B2 0x02/B4 0x03/B6	
16	16	4	0x00/B1B0 0x02/B3B2 0x04/B5B4 0x06/B7B6	0x00/B1B0 0x02/B3B2 0x04/B5B4 0x06/B7B6	
16	32	4	0x00/B1B0 0x02/B3B2 0x04/B5B4 0x06/B7B6	0x00/0000B1B0 0x04/0000B3B2 0x08/0000B5B4 0x0C/0000B7B6	
32	8	4	0x00/B3B2B1B0 0x04/B7B6B5B4 0x08/BBB9B8 0x0C/BFBEBDBC	0x00/B0 0x01/B4 0x02/B8 0x03/BC	
32	16	4	0x00/B3B2B1B0 0x04/B7B6B5B4 0x08/BBB9B8 0x0C/BFBEBDBC	0x00/B1B0 0x02/B5B4 0x04/B9B8 0x06/BDBC	
32	32	4	0x00/B3B2B1B0 0x04/B7B6B5B4 0x08/BBB9B8 0x0C/BFBEBDBC	0x00/B3B2B1B0 0x04/B7B6B5B4 0x08/BBB9B8 0x0C/BFBEBDBC	

7.2.3 DMA 请求映射

DMA 控制器提供 7 个通道，每个通道对应多个外设请求，通过设置相应外设寄存器中对应 DMA 控制位，可以独立的开启或关闭各个外设的 DMA 功能，具体对应关系如下。

图 7-1 DMA1 请求映像




表 7-2 DMA1 各通道外设映射表

外设	通道 1	通道 2	通道 3	通道 4	通道 5	通道 6	通道 7
ADC	ADC						
USART1				USART1_TX	USART1_RX		
I2C1						I2C1_TX	I2C1_RX
TIM1		TIM1_CH1	TIM1_CH2	TIM1_TRIG TIM1_COM	TIM1_UP	TIM1_CH3	

7.3 寄存器描述

表 7-3 DMA 相关寄存器列表

名称	访问地址	描述	复位值
R32_DMA_INTFR	0x40020000	DMA 中断状态寄存器	0x00000000
R32_DMA_INTFCR	0x40020004	DMA 中断标志清除寄存器	0x00000000
R32_DMA_CFGR1	0x40020008	DMA 通道 1 配置寄存器	0x00000000
R32_DMA_CNTR1	0x4002000C	DMA 通道 1 传输数据数目寄存器	0x00000000
R32_DMA_PADDR1	0x40020010	DMA 通道 1 外设地址寄存器	0x00000000
R32_DMA_MADDR1	0x40020014	DMA 通道 1 存储器地址寄存器	0x00000000
R32_DMA_CFGR2	0x4002001C	DMA 通道 2 配置寄存器	0x00000000
R32_DMA_CNTR2	0x40020020	DMA 通道 2 传输数据数目寄存器	0x00000000
R32_DMA_PADDR2	0x40020024	DMA 通道 2 外设地址寄存器	0x00000000
R32_DMA_MADDR2	0x40020028	DMA 通道 2 存储器地址寄存器	0x00000000
R32_DMA_CFGR3	0x40020030	DMA 通道 3 配置寄存器	0x00000000
R32_DMA_CNTR3	0x40020034	DMA 通道 3 传输数据数目寄存器	0x00000000
R32_DMA_PADDR3	0x40020038	DMA 通道 3 外设地址寄存器	0x00000000
R32_DMA_MADDR3	0x4002003C	DMA 通道 3 存储器地址寄存器	0x00000000
R32_DMA_CFGR4	0x40020044	DMA 通道 4 配置寄存器	0x00000000
R32_DMA_CNTR4	0x40020048	DMA 通道 4 传输数据数目寄存器	0x00000000
R32_DMA_PADDR4	0x4002004C	DMA 通道 4 外设地址寄存器	0x00000000
R32_DMA_MADDR4	0x40020050	DMA 通道 4 存储器地址寄存器	0x00000000
R32_DMA_CFGR5	0x40020058	DMA 通道 5 配置寄存器	0x00000000
R32_DMA_CNTR5	0x4002005C	DMA 通道 5 传输数据数目寄存器	0x00000000
R32_DMA_PADDR5	0x40020060	DMA 通道 5 外设地址寄存器	0x00000000
R32_DMA_MADDR5	0x40020064	DMA 通道 5 存储器地址寄存器	0x00000000
R32_DMA_CFGR6	0x4002006C	DMA 通道 6 配置寄存器	0x00000000
R32_DMA_CNTR6	0x40020070	DMA 通道 6 传输数据数目寄存器	0x00000000
R32_DMA_PADDR6	0x40020074	DMA 通道 6 外设地址寄存器	0x00000000
R32_DMA_MADDR6	0x40020078	DMA 通道 6 存储器地址寄存器	0x00000000
R32_DMA_CFGR7	0x40020080	DMA 通道 7 配置寄存器	0x00000000
R32_DMA_CNTR7	0x40020084	DMA 通道 7 传输数据数目寄存器	0x00000000
R32_DMA_PADDR7	0x40020088	DMA 通道 7 外设地址寄存器	0x00000000
R32_DMA_MADDR7	0x4002008C	DMA 通道 7 存储器地址寄存器	0x00000000

7.3.1 DMA 中断状态寄存器 (DMA_INTFR)

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				TEIF7	HTIF7	TCIF7	GIF7	TEIF6	HTIF6	TCIF6	GIF6	TEIF5	HTIF5	TCIF5	GIF5
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TEIF4	HTIF4	TCIF4	GIF4	TEIF3	HTIF3	TCIF3	GIF3	TEIF2	HTIF2	TCIF2	GIF2	TEIF1	HTIF1	TCIF1	GIF1

位	名称	访问	描述	复位值
[31:28]	Reserved	R0	保留。	0
27/23/19/ 15/11/7/3	TEIFx	R0	通道 x 的传输错误标志 (x=1/2/3/4/5/6/7)。 1: 在通道 x 上发生了传输错误; 0: 在通道 x 上没有传输错误。 硬件置位, 软件写 CTEIFx 位清除此标志。	0
26/22/18/ 14/10/6/2	HTIFx	R0	通道 x 的传输过半标志 (x=1/2/3/4/5/6/7)。 1: 在通道 x 上产生了传输过半事件; 0: 在通道 x 上没有传输过半。 硬件置位, 软件写 HCTIFx 位清除此标志。	0
25/21/17/ 13/9/5/1	TCIFx	R0	通道 x 的传输完成标志 (x=1/2/3/4/5/6/7)。 1: 在通道 x 上产生了传输完成事件; 0: 在通道 x 上没有传输完成事件。 硬件置位, 软件写 CTCIFx 位清除此标志。	0
24/20/16/ 12/8/4/0	GIFx	R0	通道 x 的全局中断标志 (x=1/2/3/4/5/6/7)。 1: 在通道 x 上产生了 TEIFx 或 HTIFx 或 TCIFx; 0: 在通道 x 上没有发生 TEIFx 或 HTIFx 或 TCIFx。 硬件置位, 软件写 CGIFx 位清除此标志。	0

7.3.2 DMA 中断标志清除寄存器 (DMA_INTFCR)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				CTEIF7	CHTIF7	CTCIF7	CGIF7	CTEIF6	CHTIF6	CTCIF6	CGIF6	CTEIF5	CHTIF5	CTCIF5	CGIF5
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CTEIF4	CHTIF4	CTCIF4	CGIF4	CTEIF3	CHTIF3	CTCIF3	CGIF3	CTEIF2	CHTIF2	CTCIF2	CGIF2	CTEIF1	CHTIF1	CTCIF1	CGIF1

位	名称	访问	描述	复位值
[31:28]	Reserved	R0	保留。	0
27/23/19/ 15/11/7/3	CTEIFx	WO	清除通道 x 的传输错误标志 (x=1/2/3/4/5/6/7)。 1: 清除 DMA_INTFR 寄存器中的 TEIFx 标志; 0: 无作用。	0
26/22/18/ 14/10/6/2	CHTIFx	WO	清除通道 x 的传输过半标志 (x=1/2/3/4/5/6/7)。 1: 清除 DMA_INTFR 寄存器中的 HTIFx 标志; 0: 无作用。	0
25/21/17/ 13/9/5/1	CTCIFx	WO	清除通道 x 的传输完成标志 (x=1/2/3/4/5/6/7)。 1: 清除 DMA_INTFR 寄存器中的 TCIFx 标志; 0: 无作用。	0
24/20/16/ 12/8/4/0	CGIFx	WO	清除通道 x 的全局中断标志 (x=1/2/3/4/5/6/7)。 1: 清除 DMA_INTFR 寄存器中的 TEIFx/HTIFx/TCIFx/ GIFx 标志; 0: 无作用。	0

7.3.3 DMA 通道 x 配置寄存器 (DMA_CFGRx) (x=1/2/3/4/5/6/7)

偏移地址: $0x08 + (x-1)*20$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reser ved	MEM2 MEM	PL[1:0]	MSIZE[1:0]	PSIZE[1:0]	MINC	PINC	CIRC	DIR	TEIE	HTIE	TCIE	EN			

位	名称	访问	描述	复位值
[31:15]	Reserved	RO	保留。	0
14	MEM2MEM	RW	存储器到存储器模式使能。 1: 使能存储器到存储器数据传输模式; 0: 非存储器到存储器数据传输。	0
[13:12]	PL[1:0]	RW	通道优先级设置。 00: 低; 01: 中; 10: 高; 11: 最高。	0
[11:10]	MSIZE[1:0]	RW	存储器地址数据宽度设置。 00: 8 位; 01: 16 位; 10: 32 位; 11: 保留。	0
[9:8]	PSIZE[1:0]	RW	外设地址数据宽度设置。 00: 8 位; 01: 16 位; 10: 32 位; 11: 保留。	0
7	MINC	RW	存储器地址增量递增模式使能。 1: 使能存储器地址增量递增操作; 0: 存储器地址保持不变操作。	0
6	PINC	RW	外设地址增量递增模式使能。 1: 使能外设地址增量递增操作; 0: 外设地址保持不变操作。	0
5	CIRC	RW	DMA 通道循环模式使能。 1: 使能循环操作; 0: 执行单次操作。	0
4	DIR	RW	数据传输方向。 1: 从存储器读; 0: 从外设读。	0
3	TEIE	RW	传输错误中断使能控制。 1: 使能传输错误中断; 0: 禁止传输错误中断。	0
2	HTIE	RW	传输过半中断使能控制。 1: 使能传输过半中断; 0: 禁止传输过半中断。	0
1	TCIE	RW	传输完成中断使能控制。 1: 使能传输完成中断; 0: 禁止传输完成中断。	0
0	EN	RW	通道使能控制。	0

			1: 通道开启; 0: 通道关闭。 发生 DMA 传输错误时, 硬件自动将此位清 0, 关闭通道。	
--	--	--	---	--

7.3.4 DMA 通道 x 传输数据数目寄存器 (DMA_CNTRx) (x=1/2/3/4/5/6/7)

偏移地址: $0x0C + (x-1)*20$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
NDT[15:0]															

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:0]	NDT[15:0]	RW	数据传输数量, 范围 0~65535。 这个寄存器只能在通道不工作 (DMA_CFGRx 的 EN=0) 时写入。通道开启后该寄存器变为只读, 指示剩余的待传输数目 (寄存器内容在每次 DMA 传输后递减)。在通道为循环模式下, 寄存器的内容将被自动重新加载为之前配置的数值。	0

注: 此寄存器只能在 EN=0 时更改; EN=1 时, 为只读寄存器, 表示当前待传输数目。当寄存器内容为 0 时, 无论通道是否开启, 都不会发生任何数据传输。

7.3.5 DMA 通道 x 外设地址寄存器 (DMA_PADDRx) (x=1/2/3/4/5/6/7)

偏移地址: $0x10 + (x-1)*20$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PA[31:0]																															

位	名称	访问	描述	复位值
[31:0]	PA[31:0]	RW	外设基地址, 作为外设数据传输的源或目标地址。 当 PSIZE[1:0]= '01' (16 位), 模块自动忽略 bit0, 操作地址自动 2 字节对齐; 当 PSIZE[1:0]= '10' (32 位), 模块自动忽略 bit[1:0], 操作地址自动 4 字节对齐。	0

注: 此寄存器只能在 EN=0 时更改, EN=1 时不可写。

7.3.6 DMA 通道 x 存储器地址寄存器 (DMA_MADDRx) (x=1/2/3/4/5/6/7)

偏移地址: $0x14 + (x-1)*20$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MA[31:0]																															

位	名称	访问	描述	复位值
[31:0]	MA[31:0]	RW	存储器数据地址, 作为数据传输的源或目标地址。	0

			当 MSIZE[1:0]= '01' (16 位), 模块自动忽略 bit0, 操作地址自动 2 字节对齐; 当 MSIZE[1:0]= '10' (32 位), 模块自动忽略 bit[1:0], 操作地址自动 4 字节对齐。	
--	--	--	---	--

注: 此寄存器只能在 EN=0 时更改, EN=1 时不可写。

第 8 章 模拟/数字转换 (ADC)

ADC 模块包含 1 个 10 位的逐次逼近型的模拟数字转换器, 最高允许 12MHz 的输入时钟。支持 15 个外部通道和 1 个内部信号源采样源。可完成通道的单次转换、连续转换, 通道间自动扫描模式、间断模式、外部触发模式、触发延迟等功能。可以通过模拟看门狗功能监测通道电压是否在阈值范围内。


8.1 主要特性

- 10 位分辨率
- 支持 15 个外部通道和 1 个内部信号源采样
- 多通道的多种采样转换方式: 单次、连续、扫描、触发、间断等
- 数据对齐模式: 左对齐、右对齐
- 采样时间可按通道分别编程
- 规则转换和注入转换均支持外部触发
- 模拟看门狗监测通道电压, 自校准功能
- ADC 通道输入范围: $GND \leq V_{IN} \leq V_{33}$
- 触发延迟

8.2 功能描述

8.2.1 模块结构

图 8-1 ADC 模块框图



8.2.2 ADC 配置

1) 模块上电

ADC_CTLR2 寄存器的 ADON 位为 1 表示 ADC 模块上电。当 ADC 模块从断电模式 (ADON=0) 下进入上电状态 (ADON=1) 后, 需要延迟一段时间 t_{STAB} 用于模块稳定时间。之后再次写入 ADON 位为 1, 用于作为软件启动 ADC 转换的启动信号。通过清除 ADON 位为 0, 可以终止当前转换并将 ADC 模块置于断电模式, 这个状态下, ADC 几乎不耗电。

2) 采样时钟

模块的寄存器操作基于 HBCLK (HB 总线) 时钟, 其转换单元的时钟基准 ADCCLK, 由 RCC_CFGRO 寄存器的 ADCPRE 域配置分频, 详细信息参考数据手册 CH641DS0。

3) 通道配置

ADC 模块提供了 16 个通道采样源, 包括 15 个外部通道和 1 个内部通道。它们可以配置到两种转换组中: 规则组和注入组。以实现任意多个通道上以任意顺序进行一系列转换构成的组转换。

转换组：

- 规则组：由多达 16 个转换组成。规则通道和它们的转换顺序在 ADC_RSQRx 寄存器中设置。规则组中转换的总数量应写入 ADC_RSQR1 寄存器的 L[3:0] 中。
- 注入组：由多达 4 个转换组成。注入通道和它们的转换顺序在 ADC_ISQR 寄存器中设置。注入组里的转换总数量应写入 ADC_ISQR 寄存器的 JL[1:0] 中。

注：如果 ADC_RSQRx 或 ADC_ISQR 寄存器在转换期间被更改，当前的转换被终止，一个新的启动信号将发送到 ADC 以转换新选择的组。

1 个内部通道：

- V_{HV} 电压的 1/5 分压：连接 ADC_IN15 通道，且内部通道采样时间推荐设置 40us 以上。

4) 校准

ADC 有一个内置自校准模式。经过校准环节可大幅减小因内部电容器组的变化而造成的精度误差。在校准期间，在每个电容器上都会计算出一个误差修正码，用于消除在随后的转换中每个电容器上产生的误差。

通过写 ADC_CTLR2 寄存器的 RSTCAL 位置 1 初始化校准寄存器，等待 RSTCAL 硬件清 0 表示初始化完成。置位 CAL 位，启动校准功能，一旦校准结束，硬件会自动清除 CAL 位，将校准码存储到 ADC_RDATAR 中。之后可以开始正常的转换功能。建议在 ADC 模块上电时执行一次 ADC 校准。

注：启动校准前，必须保证 ADC 模块处于上电状态 (ADON=1) 超过至少两个 ADC 时钟周期。

5) 可编程采样时间

ADC 使用若干个 ADCCLK 周期对输入电压采样，通道的采样周期数目可以通过 ADC_SAMPTR1 和 ADC_SAMPTR2 寄存器中的 SMPx[1:0] 位更改。每个通道可以分别使用不同的时间采样。

总转换时间如下计算：

$$T_{CONV} = \text{采样时间} + 11T_{ADCCLK}$$

ADC 的规则通道转换支持 DMA 功能。规则通道转换的值储存在一个仅有的数据寄存器 ADC_RDATAR 中，为防止连续转换多个规则通道时，没有及时取走 ADC_RDATAR 寄存器中的数据，可以开启 ADC 的 DMA 功能。硬件会在规则通道的转换结束时 (EOC 置位) 产生 DMA 请求，并将转换的数据从 ADC_RDATAR 寄存器传输到用户指定的目的地址。

对 DMA 控制器模块的通道配置完成后，写 ADC_CTLR2 寄存器的 DMA 位置 1，开启 ADC 的 DMA 功能。

注：注入组转换不支持 DMA 功能。

6) 数据对齐

ADC_CTLR2 寄存器中的 ALIGN 位选择 ADC 转换后的数据存储对齐方式。10 位数据支持左对齐和右对齐模式。

规则组通道的数据寄存器 ADC_RDATAR 保存的是实际转换的 10 位数字值；而注入组通道的数据寄存器 ADC_IDATARx 是实际转换的数据减去 ADC_IOFRx 寄存器的定义的偏移量后写入的值，会存在正负情况，所以有符号位 (SIGNB)。

表 8-1 数据左对齐

规则组数据寄存器

D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	0	0	0	0	0	0
----	----	----	----	----	----	----	----	----	----	---	---	---	---	---	---

注入组数据寄存器

SIGNB	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	0	0	0	0	0
-------	----	----	----	----	----	----	----	----	----	----	---	---	---	---	---

表 8-2 数据右对齐

规则组数据寄存器

0	0	0	0	0	0	0	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
---	---	---	---	---	---	---	----	----	----	----	----	----	----	----	----	----

注入组数据寄存器

SIGNB	SIGNB	SIGNB	SIGNB	SIGNB	SIGNB	SIGNB	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
-------	-------	-------	-------	-------	-------	-------	----	----	----	----	----	----	----	----	----	----

8.2.3 外部触发源

ADC 转换的启动事件可以由外部事件触发。如果设置了 ADC_CTLR2 寄存器的 EXTTRIG 或 JEXTTRIG 位，则可分别通过外部事件触发规则组或注入组通道的转换。此时，EXTSEL[2:0] 和 JEXTSEL[2:0] 位的配置决定规则组和注入组的外部事件源。ADC_TRIG_SEL0-4 位配置 TIM1 和 TIM2 的比较事件作为注入组还是规则组的外部触发事件。

注：当外部触发信号被选为 ADC 规则或注入转换时，只有它的上升沿可以启动转换。

表 8-3 规则组通道的外部触发源

EXTSEL[2:0]	触发源	类型
000	定时器 1 的 TRGO 事件	来自片上定时器的内部信号
001	定时器 1 的 CC1 事件	
010	定时器 1 的 CC2 事件	
011	定时器 1 的 CC3 事件	
100	定时器 2 的 CC1 事件	
101	定时器 2 的 CC2 事件	
110	PA4/PA15 事件	来自外部引脚
111	SWSTART 软件触发	软件控制位

表 8-4 注入组通道的外部触发源

JEXTSEL[2:0]	触发源	类型
000	-	来自片上定时器的内部信号
001	定时器 1 的 CC1 事件	
010	定时器 1 的 CC2 事件	
011	定时器 1 的 CC3 事件	
100	定时器 2 的 CC1 事件	
101	定时器 2 的 CC2 事件	
110	PA4/PA15 事件	来自外部引脚
111	JSWSTART 软件触发	软件控制位

8.2.4 转换模式

表 8-5 转换模式组合

ADC_CTLR1 和 ADC_CTLR2 寄存器控制位					ADC 转换模式
CONT	SCAN	RDISCFEN/IDISCFEN	JAUTO	启动事件	
0	0	0	0	ADON 位置 1	单次单通道模式：某一规则通道执行单次转换。
				外部触发方式	单次单通道模式：规则通道或注入通道的某一通道执行单次转换。
	1	0	0	ADON 位置 1 或外部触	单次扫描模式：按顺序对选中的所有规则组通道 (ADC_RSQRx) 或所有注入组通道 (ADC_ISQR)

				发方式	逐个执行单次转换。 触发注入方式：当规则组通道转换过程中可以插入注入组通道所有转换，之后再继续规则组通道转换；但转换注入组通道时不会插入规则组通道转换。
			1	ADON 位置 1 或外部触发方式	单次扫描模式：按顺序对选中的所有规则组通道 (ADC_RSQRx) 或所有注入组通道 (ADC_ISQR) 逐个执行单次转换。 自动注入方式：在规则组通道转换完之后，注入组通道被自动转换。 注：转换过程中不允许出现注入通道的外部触发信号。
	0	1 (RDISCEN 和 IDISCEN 不能同时为 1)	0	外部触发方式	单次间断模式：每次启动事件，执行一个短序列 (DISCNUM[2:0] 定义数量) 的通道数量转换，直到所有选中通道转换完成才能重头开始。 注：规则组和注入组选中此模式控制位分别为 IDISCEN 和 RDISCEN，不能同时为规则组和注入组配置间断模式，间断模式只能用于一组转换。
			1	-	禁止此模式。
	1	1	X	-	无此模式。
1	0	0	0	ADON 位置 1 或外部触发方式	连续单通道/扫描模式：每轮结束后重复新一轮的转换，直到 CONT 清 0 才能终止。
	1	0	0		
			1		

注：规则组和注入组的外部触发事件是不一样的，而且 'ACON' 位只能启动规则组通道转换，所以规则组和注入组通道转换的启动事件独立。

1) 单次单通道转换模式

此模式下，对当前 1 个通道只执行一次转换。该模式对规则组或注入组中排序第 1 的通道执行转换，其中通过设置 ADC_CTLR2 寄存器的 ADON 位置 1 (只适用于规则通道) 启动也可通过外部触发启动 (适用于规则通道或注入通道)。一旦选择通道的转换完成将：

如果转换的是规则组通道，则转换数据被储存在 16 位 ADC_RDATAR 寄存器中，EOC 标志被置位，如果设置了 EOCIE 位，将触发 ADC 中断。

如果转换的是注入组通道，则转换数据被储存在 16 位 ADC_IDATAR1 寄存器中，EOC 和 JEOC 标志被置位，如果设置了 JEOCIE 或 EOCIE 位，将触发 ADC 中断。

2) 单次扫描模式转换

通过设置 ADC_CTLR1 寄存器的 SCAN 位为 1 进入 ADC 扫描模式。此模式用来扫描一组模拟通道，对被 ADC_RSQRx 寄存器 (对规则通道) 或 ADC_ISQR (对注入通道) 选中的所有通道逐个执行单次转换，当前通道转换结束时，同一组的下一个通道被自动转换。

在扫描模式里，根据 JAUTO 位的状态，又分为触发注入方式和自动注入方式。

● 触发注入

JAUTO 位为 0，当在扫描规则组通道过程中，发生了注入组通道转换的触发事件，当前转换被复位，注入通道的序列被以单次扫描方式进行，在所有选中的注入组通道扫描转换结束后，恢复上次被中断的规则组通道转换。

如果当前在扫描注入组通道序列时，发生了规则通道的启动事件，注入组转换不会被中断，而

是在注入序列转换完成后再执行规则序列的转换。

注：使用触发的注入转换时，必须保证触发事件的间隔长于注入序列。例如，完成注入序列的转换总体时间需要 28 个 ADCCLK，那么触发注入通道的事件间隔时间最小值为 29 个 ADCCLK。

● 自动注入

JAUTO 位为 1，在扫描完规则组选中的所有通道转换后，自动进行注入组选中通道的转换。这种方式可以用来转换 ADC_RSQRx 和 ADC_ISQR 寄存器中多达 20 个转换序列。

此模式里，必须禁止注入通道的外部触发（JEXTTRIG=0）。

注：对于 ADC 时钟预分频系数（ADCPRE[1:0]）为 4 至 8 时，当从规则转换切换到注入序列或从注入转换切换到规则序列时，会自动插入 1 个 ADCCLK 间隔；当 ADC 时钟预分频系数为 2 时，则有 2 个 ADCCLK 间隔的延迟。

3) 单次中断模式转换

通过设置 ADC_CTLR1 寄存器的 RDISCEN 或 IDISCEN 位为 1 进入规则组或注入组的中断模式。此模式区别扫描模式中扫描完整的一组通道，而是将一组通道分为多个短序列，每次外部触发事件将执行一个短序列的扫描转换。

短序列的长度 n ($n \leq 8$) 定义在 ADC_CTLR1 寄存器的 DISCNUM[2:0] 中，当 RDISCEN 为 1，则是规则组的中断模式，待转换总长度定义在 ADC_RSQR1 寄存器的 L[3:0] 中；当 IDISCEN 为 1，则是注入组的中断模式，待转换总长度定义在 ADC_ISQR 寄存器的 JL[1:0] 中。不能同时将规则组和注入组设置为中断模式。

规则组中断模式举例：

RDISCEN=1, DISCNUM[2:0]=3, L[3:0]=8, 待转换通道=1, 3, 2, 5, 8, 4, 10, 6

第 1 次外部触发：转换序列为：1, 3, 2

第 2 次外部触发：转换序列为：5, 8, 4

第 3 次外部触发：转换序列为：10, 6, 同时产生 EOC 事件

第 4 次外部触发：转换序列为：1, 3, 2

注入组中断模式举例：

IDISCEN=1, DISCNUM[2:0]=1, JL[1:0]=3, 待转换通道=1, 3, 2

第 1 次外部触发：转换序列为：1

第 2 次外部触发：转换序列为：3

第 3 次外部触发：转换序列为：2, 同时产生 EOC 和 JEOC 事件

第 4 次外部触发：转换序列为：1

注：1. 当以中断模式转换一个规则组或注入组时，转换序列结束后不自动从头开始。当所有子组被转换完成，下一次触发事件启动第一个子组的转换。

2. 不能同时使用自动注入（JAUTO=1）和中断模式。

3. 不能同时为规则组和注入组设置中断模式，中断模式只能用于一组转换。

4) 连续转换

在连续转换模式中，当前面 ADC 转换一结束马上就启动另一次转换，转换不会在选择组的最后一个通道上停止，而是再次从选择组的第一个通道继续转换。此模式的启动事件包括外部触发事件和 ADON 位置 1，设置启动后，需将 CONT 位置 1。


如果一个规则通道被转换，转换数据被存储于 ADC_RDATAR 寄存器中，转换结束标志 EOC 被置位，如果设置了 EOCIE，则产生中断。

如果一个注入通道被转换，转换数据被存储于 ADC_IDATARx 寄存器中，注入转换结束标志 JEOC 被置位，如果设置了 JEOCIE，则产生中断。

8.2.5 模拟看门狗

如果被 ADC 转换的模拟电压低于低阈值或高于高阈值，AWD 模拟看门狗状态位被设置。阈值设置位于 ADC_WDHTR 和 ADC_WDLTR 寄存器的最低 10 个有效位中。通过设置 ADC_CTLR1 寄存器的 AWDIE 位以允许产生相应中断。

图 8-2 模拟看门狗阈值区



配置 ADC_CTLR1 寄存器的 AWDSGL、AWDEN、JAWDEN 及 AWDCH[4:0] 位选择模拟看门狗警戒的通道，具体关系见下表：

表 8-6 模拟看门狗通道选择

模拟看门狗警戒通道	ADC_CTLR1 寄存器控制位			
	AWDSGL	AWDEN	JAWDEN	AWDCH[4:0]
不警戒	忽略	0	0	忽略
所有注入通道	0	0	1	忽略
所有规则通道	0	1	0	忽略
所有注入和规则通道	0	1	1	忽略
单一注入通道	1	0	1	决定通道编号
单一规则通道	1	1	0	决定通道编号
单一注入和规则通道	1	1	1	决定通道编号

8.3 寄存器描述

表 8-7 ADC 相关寄存器列表

名称	访问地址	描述	复位值
R32_ADC_STATR	0x40012400	ADC 状态寄存器	0x00000000
R32_ADC_CTLR1	0x40012404	ADC 控制寄存器 1	0x00000000
R32_ADC_CTLR2	0x40012408	ADC 控制寄存器 2	0x00000000
R32_ADC_SAMPTR1	0x4001240C	ADC 采样时间配置寄存器 1	0x00000000
R32_ADC_SAMPTR2	0x40012410	ADC 采样时间配置寄存器 2	0x00000000
R32_ADC_IOFR1	0x40012414	ADC 注入通道数据偏移寄存器 1	0x00000000
R32_ADC_IOFR2	0x40012418	ADC 注入通道数据偏移寄存器 2	0x00000000
R32_ADC_IOFR3	0x4001241C	ADC 注入通道数据偏移寄存器 3	0x00000000
R32_ADC_IOFR4	0x40012420	ADC 注入通道数据偏移寄存器 4	0x00000000
R32_ADC_WDHTR	0x40012424	ADC 看门狗高阈值寄存器	0x000003FF
R32_ADC_WDLTR	0x40012428	ADC 看门狗低阈值寄存器	0x00000000
R32_ADC_RSQR1	0x4001242C	ADC 规则通道序列寄存器 1	0x00000000
R32_ADC_RSQR2	0x40012430	ADC 规则通道序列寄存器 2	0x00000000
R32_ADC_RSQR3	0x40012434	ADC 规则通道序列寄存器 3	0x00000000

R32_ADC_ISR	0x40012438	ADC 注入通道序列寄存器	0x00000000
R32_ADC_IDATAR1	0x4001243C	ADC 注入数据寄存器 1	0x00000000
R32_ADC_IDATAR2	0x40012440	ADC 注入数据寄存器 2	0x00000000
R32_ADC_IDATAR3	0x40012444	ADC 注入数据寄存器 3	0x00000000
R32_ADC_IDATAR4	0x40012448	ADC 注入数据寄存器 4	0x00000000
R32_ADC_RDATAR	0x4001244C	ADC 规则数据寄存器	0x00000000
R32_ADC_DLYR	0x40012450	ADC 延迟寄存器	0x00000000

8.3.1 ADC 状态寄存器 (ADC_STATR)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											STRT	JSTRT	JEOC	EOC	AWD

位	名称	访问	描述	复位值
[31:5]	Reserved	RO	保留。	0
4	STRT	RWO	规则通道转换开始状态。 1: 规则通道转换已开始; 0: 规则通道转换未开始。 该位由硬件置 1, 由软件清 0 (写 1 无效)。	0
3	JSTRT	RWO	注入通道转换开始状态。 1: 注入通道转换已开始; 0: 注入通道转换未开始。 该位由硬件置 1, 由软件清 0 (写 1 无效)。	0
2	JEOC	RWO	注入通道组转换结束状态。 1: 转换完成; 0: 转换未完成。 该位由硬件置 1 (所有注入通道转换完), 由软件清 0 (写 1 无效)。	0
1	EOC	RWO	转换结束状态。 1: 转换完成; 0: 转换未完成。 该位由硬件置 1 (规则或注入通道组转换结束), 由软件清 0 (写 1 无效) 或读 ADC_RDATAR 时清除。	0
0	AWD	RWO	模拟看门狗标志位。 1: 发生模拟看门狗事件; 0: 没有发生模拟看门狗事件。 该位由硬件置 1 (转换值超出 ADC_WDHTR 和 ADC_WDLTR 寄存器范围), 由软件清 0 (写 1 无效)。	0

8.3.2 ADC 控制寄存器 1 (ADC_CTLR1)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----

Reserved					AWDEN	JAWDEN	Reserved								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DISCNUM[2:0]		JDISCEN	DISCEN	JAUTO	AWDSGL	SCAN	JEOCIE	AWDIE	EOCIE	AWDCH[4:0]					

位	名称	访问	描述	复位值
[31:24]	Reserved	RO	保留。	0
23	AWDEN	RW	在规则通道上模拟看门狗功能使能位。 1: 规则通道上使能模拟看门狗; 0: 规则通道上关闭模拟看门狗。	0
22	JAWDEN	RW	在注入通道上模拟看门狗功能使能位。 1: 注入通道上使能模拟看门狗; 0: 注入通道上关闭模拟看门狗。	0
[21:16]	Reserved	RO	保留。	0
[15:13]	DISCNUM[2:0]	RW	中断模式下, 外部触发后要转换的规则通道数目。 000: 1 个通道; ... 111: 8 个通道。	0
12	JDISCEN	RW	注入通道上的中断模式使能位。 1: 使能注入通道上的中断模式; 0: 关闭注入通道上的中断模式。	0
11	DISCEN	RW	规则通道上的中断模式使能位。 1: 使能规则通道上的中断模式; 0: 关闭规则通道上的中断模式。	0
10	JAUTO	RW	开启规则通道完成后, 自动转换注入通道组使能位。 1: 使能自动的注入通道组转换; 0: 关闭自动的注入通道组转换。 <i>注: 此模式需要禁止注入通道的外部触发功能。</i>	0
9	AWDSGL	RW	扫描模式下, 在单一通道上使用模拟看门狗使能位。 1: 在单一通道上使用模拟看门狗 (AWDCH[4:0] 选择); 0: 在所有通道上使用模拟看门狗。	0
8	SCAN	RW	扫描模式使能位。 1: 使能扫描模式 (连续转换 ADC_I0FRx 和 ADC_RSQRx 选择的所有通道); 0: 关闭扫描模式。	0
7	JEOCIE	RW	注入通道组转换结束中断使能位。 1: 使能注入通道组转换完成中断 (JEOC 标志); 0: 关闭注入通道组转换完成中断。	0
6	AWDIE	RW	模拟看门狗中断使能位。 1: 使能模拟看门狗中断; 0: 关闭模拟看门狗中断。 <i>注: 在扫描模式下, 如果发生此中断将中止扫描。</i>	0
5	EOCIE	RW	转换结束 (规则或注入通道组) 中断使能位。 1: 使能转换结束中断 (EOC 标志);	0

			0: 关闭转换结束中断。	
[4:0]	AWDCH[4:0]	RW	模拟看门狗通道选择位。 00000: 模拟输入通道 0; 00001: 模拟输入通道 1; ... 01111: 模拟输入通道 15。	0

8.3.3 ADC 控制寄存器 2 (ADC_CTLR2)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved	ADC_INJE_SWOFF	ADC_REGU_SWOFF	ADC_TRIG_SEL4	ADC_TRIG_SEL3	ADC_TRIG_SEL2	ADC_TRIG_SEL1	ADC_TRIG_SELO	Reserved	SW_START	JSW_START	EXT_TRIG	EXTSEL[2:0]			Reserved
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JEXT_TRIG	JEXTSEL[2:0]		ALIGN	Reserved	DMA	Reserved					RST_CAL	CAL	CONT	ADON	

位	名称	访问	描述	复位值
31	Reserved	RO	保留。	0
30	ADC_INJE_SWOFF	RW	注入组通道转换使能。 1: 注入组通道转换关闭; 0: 注入组通道转换使能。	0
29	ADC_REGU_SWOFF	RW	规则组通道转换使能。 1: 规则组通道转换关闭; 0: 规则组通道转换使能。	0
28	ADC_TRIG_SEL4	RW	定时器 2 的 CC2 事件作为规则组还是注入组的外部触发事件选择。 1: 作为注入组的外部触发事件。 0: 作为规则组的外部触发事件。	0
27	ADC_TRIG_SEL3	RW	定时器 2 的 CC1 事件作为规则组还是注入组的外部触发事件选择。 1: 作为注入组的外部触发事件。 0: 作为规则组的外部触发事件。	0
26	ADC_TRIG_SEL2	RW	定时器 1 的 CC3 事件作为规则组还是注入组的外部触发事件选择。 1: 作为注入组的外部触发事件。 0: 作为规则组的外部触发事件。	0
25	ADC_TRIG_SEL1	RW	定时器 1 的 CC2 事件作为规则组还是注入组的外部触发事件选择。 1: 作为注入组的外部触发事件。 0: 作为规则组的外部触发事件。	0
24	ADC_TRIG_SELO	RW	定时器 1 的 CC1 事件作为规则组还是注入组的外部触发事件选择。 1: 作为注入组的外部触发事件。	0

			器需要额外的周期。	
2	CAL	RW	A/D 校准，该位由软件置位，校准结束时由硬件清 0。 1: 开始校准； 0: 校准完成。	0
1	CONT	RW	连续转换使能。 1: 连续转换模式； 0: 单次转换模式。 如果设置了此位，则转换将连续进行直到该位被清除。	0
0	ADON	RW	开/关 A/D 转换器。 当该位为 0 时，写入 1 将把 ADC 从断电模式下唤醒； 当该位为 1 时，写入 1 将启动转换。 1: 开启 ADC 并启动转换； 0: 关闭 ADC 转换/校准，并进入断电模式。 注：当寄存器只有 ADON 改变时，才会启动一次转换， 如果还有其他任意位发送变化，则不会启动新的转换。	0

8.3.4 ADC 采样时间配置寄存器 1 (ADC_SAMPTR1)

偏移地址：0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															SMP15 [1]
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMP15[0]	Res erved	SMP14[1:0]	Reser ved	SMP13[1:0]]	Reser ved	SMP12[1:0]	Reser ved	SMP11[1:0]	Reser ved	SMP10[1:0]					

位	名称	访问	描述	复位值
[31:17] 14 11 8 5 2	Reserved	RO	保留。	0
[16:15] [13:12] [10:9] [7:6] [4:3] [1:0]	SMPx[1:0]	RW	SMPx[1:0], x=10~15: 通道 x 的采样时间配置。 00: 3 周期; 01: 13 周期; 10: 37 周期; 11: 49 周期; 这些位用于独立地选择每个通道的采样时间，在采样 周期中通道配置值必须保持不变。	0

8.3.5 ADC 采样时间配置寄存器 2 (ADC_SAMPTR2)

偏移地址：0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved	SMP9[1:0]	Reser	SMP8[1:0]	Reser	SMP7[1:0]	Reser	SMP6[1:0]	Reser	SMP5						

				ved				ved					ved			[1]
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMP5 [0]	Reser ved	SMP4[1:0]	Reser ved	SMP3[1:0]	Reser ved	SMP2[1:0]	Reser ved	SMP1[1:0]	Reser ved	SMP0[1:0]	Reser ved	SMP0[1:0]	Reser ved	SMP0[1:0]	Reser ved	SMP0[1:0]

位	名称	访问	描述	复位值
[31:29] 26 23 20 17 14 11 8 5 2	Reserved	RO	保留。	0
[28:27] [25:24] [22:21] [19:18] [16:15] [13:12] [10:9] [7:6] [4:3] [1:0]	SMPx[1:0]	RW	SMPx[1:0], x=0~9: 通道 x 的采样时间配置。 00: 3 周期; 01: 13 周期; 10: 37 周期; 11: 49 周期; 这些位用于独立地选择每个通道的采样时间, 在采样周期中通道配置值必须保持不变。	

8.3.6 ADC 注入通道数据偏移寄存器 x (ADC_IOFRx) (x=1/2/3/4)

偏移地址: $0x14 + (x-1)*4$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						JOFFSETx[9:0]									

位	名称	访问	描述	复位值
[31:10]	Reserved	RO	保留。	0
[9:0]	JOFFSETx[9:0]	RW	注入通道 x 的数据偏移值。 转换注入通道时, 这个值定义了用于从原始转换数据中减去的数值。转换的结果可以在 ADC_IDATARx 寄存器中读出。	0

8.3.7 ADC 看门狗高阈值寄存器 (ADC_WDHTR)

偏移地址: 0x24

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							HT[9:0]								

位	名称	访问	描述	复位值
[31:10]	Reserved	R0	保留。	0
[9:0]	HT[9:0]	RW	模拟看门狗高阈值设置值。	3FFh

注: 可以在转换过程中更改 WDHTR 和 WDLTR 的值, 但它们将在下次转换时生效。

8.3.8 ADC 看门狗低阈值寄存器 (ADC_WDLTR)

偏移地址: 0x28

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							LT[9:0]								

位	名称	访问	描述	复位值
[31:10]	Reserved	R0	保留。	0
[9:0]	LT[9:0]	RW	模拟看门狗低阈值设置值。	0

注: 可以在转换过程中更改 WDHTR 和 WDLTR 的值, 但它们将在下次转换时生效。

8.3.9 ADC 规则通道序列寄存器 1 (ADC_RSQR1)

偏移地址: 0x2C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved							L[3:0]			SQ16[4:1]					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ16[0]	SQ15[4:0]				SQ14[4:0]				SQ13[4:0]						

位	名称	访问	描述	复位值
[31:24]	Reserved	R0	保留。	0
[23:20]	L[3:0]	RW	规则通道转换序列中需要转换的通道数目。 0000-1111: 1-16 个转换。	0
[19:15]	SQ16[4:0]	RW	规则序列中的第 16 个转换通道的编号 (0-15)。	0
[14:10]	SQ15[4:0]	RW	规则序列中的第 15 个转换通道的编号 (0-15)。	0
[9:5]	SQ14[4:0]	RW	规则序列中的第 14 个转换通道的编号 (0-15)。	0
[4:0]	SQ13[4:0]	RW	规则序列中的第 13 个转换通道的编号 (0-15)。	0

8.3.10 ADC 规则通道序列寄存器 2 (ADC_RSQR2)

偏移地址: 0x30

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				SQ12[4:0]				SQ11[4:0]				SQ10[4:1]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ10[0]		SQ9[4:0]				SQ8[4:0]				SQ7[4:0]					

位	名称	访问	描述	复位值
[31:30]	Reserved	RO	保留。	0
[29:25]	SQ12[4:0]	RW	规则序列中的第 12 个转换通道的编号 (0-15)。	0
[24:20]	SQ11[4:0]	RW	规则序列中的第 11 个转换通道的编号 (0-15)。	0
[19:15]	SQ10[4:0]	RW	规则序列中的第 10 个转换通道的编号 (0-15)。	0
[14:10]	SQ9[4:0]	RW	规则序列中的第 9 个转换通道的编号 (0-15)。	0
[9:5]	SQ8[4:0]	RW	规则序列中的第 8 个转换通道的编号 (0-15)。	0
[4:0]	SQ7[4:0]	RW	规则序列中的第 7 个转换通道的编号 (0-15)。	0

8.3.11 ADC 规则通道序列寄存器 3 (ADC_RSQR3)

偏移地址: 0x34

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				SQ6[4:0]				SQ5[4:0]				SQ4[4:1]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ4[0]		SQ3[4:0]				SQ2[4:0]				SQ1[4:0]					

位	名称	访问	描述	复位值
[31:30]	Reserved	RO	保留。	0
[29:25]	SQ6[4:0]	RW	规则序列中的第 6 个转换通道的编号 (0-15)。	0
[24:20]	SQ5[4:0]	RW	规则序列中的第 5 个转换通道的编号 (0-15)。	0
[19:15]	SQ4[4:0]	RW	规则序列中的第 4 个转换通道的编号 (0-15)。	0
[14:10]	SQ3[4:0]	RW	规则序列中的第 3 个转换通道的编号 (0-15)。	0
[9:5]	SQ2[4:0]	RW	规则序列中的第 2 个转换通道的编号 (0-15)。	0
[4:0]	SQ1[4:0]	RW	规则序列中的第 1 个转换通道的编号 (0-15)。	0

8.3.12 ADC 注入通道序列寄存器 (ADC_ISQR)

偏移地址: 0x38

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved										JL[1:0]		JSQ4[4:1]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JSQ4[0]		JSQ3[4:0]				JSQ2[4:0]				JSQ1[4:0]					

位	名称	访问	描述	复位值
[31:22]	Reserved	RO	保留。	0

[21:20]	JL[1:0]	RW	注入通道转换序列中需要转换的通道数目。 00-11: 1-4 个转换。	0
[19:15]	JSQ4[4:0]	RW	注入序列中的第 4 个转换通道的编号 (0-15)。 注: 软件写入, 并将通道编号 (0-15) 分配为要转换的序列中的第 4 个。	0
[14:10]	JSQ3[4:0]	RW	注入序列中的第 3 个转换通道的编号 (0-15)。	0
[9:5]	JSQ2[4:0]	RW	注入序列中的第 2 个转换通道的编号 (0-15)。	0
[4:0]	JSQ1[4:0]	RW	注入序列中的第 1 个转换通道的编号 (0-15)。	0

注: 不同于规则转换序列, 如果 JL[1:0] 的长度小于 4, 则转换的序列顺序是从 (4-JL) 开始。

例如, 当 JL[1:0]=3 (定序器中有 4 次注入转换) 时, ADC 将按以下顺序转换通道: JSQ1[4:0]、JSQ2[4:0]、JSQ3[4:0] 和 JSQ4[4:0];

当 JL[1:0]=2 (定序器中有 3 次注入转换) 时, ADC 将按以下顺序转换通道: JSQ2[4:0]、JSQ3[4:0] 和 JSQ4[4:0];

当 JL[1:0]=1 (定序器中有 2 次注入转换) 时, ADC 转换通道的顺序为: 先是 JSQ3[4:0], 后是 JSQ4[4:0];

当 JL[1:0]=0 (定序器中有 1 次注入转换) 时, ADC 将仅转换 JSQ4[4:0] 通道。

如果 ADCx_ISQR[21:0]=10 00111 00011 00111 00010, ADC 将按以下顺序转换通道: JSQ2[4:0]、JSQ3[4:0] 和 JSQ4[4:0], 表示扫描转换按以下通道顺序进行: 7、3、7。

8.3.13 ADC 注入数据寄存器 x (ADC_IDATARx) (x=1/2/3/4)

偏移地址: $0x3C + (x-1)*4$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JDATA[15:0]															

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:0]	JDATA[15:0]	R0	注入通道转换数据 (数据左对齐或右对齐)。	0

8.3.14 ADC 规则数据寄存器 (ADC_RDATAR)

偏移地址: $0x4C$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA[15:0]															

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:0]	DATA[15:0]	R0	规则通道转换数据 (数据左对齐或右对齐)。	0

8.3.15 ADC 延迟数据寄存器 (ADC_DLYR)

偏移地址: $0x50$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----

Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						DLYSR C	DLYVLU[8:0]								

位	名称	访问	描述	复位值
[31:10]	Reserved	RO	保留。	0
9	DLYSRC	RW	外部触发源延迟选择。 0: 规则通道外部触发延迟; 1: 注入通道外部触发延迟。	0
[8:0]	DLYVLU[8:0]	RW	外部触发延迟数据, 延迟时间配置, 单位: ADC 时钟周期。	0

第 9 章 高级定时器 (ADTM)

高级定时器模块包含一个功能强大的 16 位自动重装定时器 TIM1，可用于测量脉冲宽度或产生脉冲、PWM 波等。用于电机控制、电源等领域。

9.1 主要特征

高级定时器 TIM1 的主要特征包括：

- 16 位自动重装计数器，支持增计数模式，减计数模式和增减计数模式
- 16 位预分频器，分频系数从 1~65536 之间动态可调
- 支持三路独立的比较捕获通道
- 每路比较捕获通道支持多种工作模式，比如：输入捕获，输出比较，PWM 生成和单脉冲输出
- 支持可编程死区时间的互补输出
- 支持外部信号控制定时器
- 支持使用重复计数器在确定周期后更新定时器
- 支持使用刹车信号将定时器复位或置其于确定状态
- 支持在多种模式下使用 DMA
- 支持增量式编码器
- 支持定时器之间的级联和同步

9.2 原理和结构

本节主要论述高级定时器的内部构造。

9.2.1 概述


如图 9-1，高级定时器的结构大致可以分为三部分，即输入时钟部分，核心计数器部分和比较捕获通道部分。

高级定时器的时钟可以来自于 HB 总线时钟 (CK_INT)，可以来自外部时钟输入引脚 (TIM1_ETR)，亦可以来自于其他具有时钟输出功能的定时器 (ITRx)，还可以来自于比较捕获通道的输入端 (TIM1_CHx)。这些输入的时钟信号经过各种设定的滤波分频等操作后成为 CK_PSC 时钟，输出给核心计数器部分。另外，这些复杂的时钟来源还可以作为 TRGO 输出给其他的定时器和 ADC 等外设。

高级定时器的核心是一个 16 位计数器 (CNT)。CK_PSC 经过预分频器 (PSC) 分频后，成为 CK_CNT 并输出给 CNT，CNT 支持增计数模式、减计数模式和增减计数模式，并有一个自动重装值寄存器 (ATRLR) 在每个计数周期结束后为 CNT 重装载初始值。另外还有个辅助计数器在一旁计数 ATRLR 为 CNT 重装载初值的次数，当次数达到重复计数值寄存器 (RPTCR) 里设置的次数时，可以产生特定事件。


高级定时器拥有三组比较捕获通道，每组比较捕获通道都可以从专属的引脚上输入脉冲，也可以向引脚输出波形，即比较捕获通道支持输入和输出模式。比较捕获寄存器每个通道的输入都支持滤波、分频和边沿检测等操作，并支持通道间的互触发，还能为核心计数器 CNT 提供时钟。每个比较捕获通道都拥有一组比较捕获寄存器 (CHxCVR)，支持与主计数器 (CNT) 进行比较而输出脉冲。

图 9-1 高级定时器的结构框图



9.2.2 时钟输入

图 9-2 高级定时器的 CK_PSC 来源框图



高级定时器 CK_PSC 的时钟来源很多，可以分为 4 类：

- 1) 外部时钟引脚（ETR）输入时钟的路线：ETR→ETRP→ETRF；
- 2) 内部 HB 时钟输入路线：CK_INT；
- 3) 来自比较捕获通道引脚（TIM1_CHx）的路线：TIM1_CHx→TIx→TIxFPx，此路线也用于编码器模式；
- 4) 来自内部其他定时器的输入：ITRx；

通过决定 CK_PSC 来源的 SMS 的输入脉冲选择可以将实际的操作分为 4 类：

- 1) 选择内部时钟源（CK_INT）；
- 2) 外部时钟源模式 1；
- 3) 外部时钟源模式 2；
- 4) 编码器模式；

上文提到的 4 种时钟源来源都可通过这 4 种操作选定。

9.2.2.1 内部时钟源（CK_INT）

如果将 SMS 域保持 000b 时启动高级定时器，那么就是选定内部时钟源（CK_INT）为时钟。此时 CK_INT 就是 CK_PSC。

9.2.2.2 外部时钟源模式 1

如果将 SMS 域设置为 111b 时，就会启用外部时钟源模式 1。启用外部时钟源 1 时，TRGI 被选定为 CK_PSC 的来源，值得注意的，还需要通过配置 TS 域来选择 TRGI 的来源。TS 域可选择以下几种脉冲作为时钟来源：

- 1) 内部触发（ITRx，x 为 0, 1, 2, 3）；
- 2) 比较捕获通道 1 经过边缘检测器后的信号（TI1F_ED）；
- 3) 比较捕获通道的信号 TI1FP1、TI2FP2；
- 4) 来自外部时钟引脚输入的信号 ETRF。

9.2.2.3 外部时钟源模式 2

使用外部触发模式 2 能在外部时钟引脚输入的每一个上升沿或下降沿计数。将 ECE 位置位时，将使用外部时钟源模式 2。使用外部时钟源模式 2 时，ETRF 被选定为 CK_PSC。ETR 引脚经过可选的

反相器 (ETP)，分频器 (ETPS) 后成为 ETRP，再经过滤波器 (ETF) 后即成为 ETRF。

在 ECE 位置位且将 SMS 设为 111b 时，相当于 TS 选择 ETRF 为输入。

9.2.2.4 编码器模式

将 SMS 置为 001b, 010b, 011b 将会启用编码器模式。启用编码器模式可以选择在 TI1FP1 和 TI2FP2 中某一个特定的电平下以另一个跳变沿作为信号进行信号输出。此模式用于外接编码器使用的情况下。具体功能参考 9.3.9 节。


9.2.3 计数器和周边

CK_PSC 输入给预分频器 (PSC) 进行分频。PSC 是 16 位的，实际的分频系数相当于 R16_TIM1_PSC 的值+1。CK_PSC 经过 PSC 会成为 CK_INT。更改 R16_TIM1_PSC 的值并不会实时生效，而会在更新事件后更新给 PSC。更新事件包括 UG 位清零和复位。定时器的核心是一个 16 位计数器 (CNT)，CK_CNT 最终会输入给 CNT，CNT 支持增计数模式、减计数模式和增减计数模式，并有一个自动重装值寄存器 (ATRLR) 在每个计数周期结束后为 CNT 重新装载初始值。另外还有个辅助计数器在一旁记录 ATRLR 为 CNT 重新装载初值的次数，当达到重复计数值寄存器 (RPTCR) 里设置的次数时，可以产生特定事件。

9.2.4 比较捕获通道和周边

比较捕获通道是定时器实现复杂功能的主要组件，它的核心是比较捕获寄存器，辅以外围输入部分的数字滤波，分频和通道间复用、输出部分的比较器和输出控制组成。

图 9-3 比较捕获通道的结构框图



比较捕获通道的结构框图如图 9-3 所示。信号从通道 x 引脚输入进来后可选做为 TI_x (TI_1 的来源可以不只是 CH_1 , 见定时器的结构框图 9-1), TI_1 经过滤波器 (ICF[3:0]) 生成 TI_{1F} , 再经过边沿检测器分成 TI_{1F_Rising} 和 $TI_{1F_Falling}$, 这两个信号经过选择 (CC1P) 生成 TI_{1FP1} , TI_{1FP1} 和来自通道 2 的 TI_{2FP1} 一起送给 $CC1S$ 选择成为 IC_1 , 经过 $ICPS$ 分频后送给比较捕获寄存器。

比较捕获寄存器由一个预装载寄存器和一个影子寄存器组成, 读写过程仅操作预装载寄存器。

在捕获模式下，捕获发生在影子寄存器上，然后复制到预装载寄存器；在比较模式下，预装载寄存器的内容被复制到影子寄存器中，然后影子寄存器的内容与核心计数器（CNT）进行比较。

9.3 功能和实现

高级定时器复杂功能的实现都是对定时器的比较捕获通道、时钟输入电路和计数器及周边部分的操作实现的。定时器的时钟输入可以来自于包括比较捕获通道的输入在内的多个时钟源。对比较捕获通道和时钟源选择的操作直接决定其功能。比较捕获通道是双向的，可以工作在输入和输出模式。

9.3.1 输入捕获模式

输入捕获模式是定时器的基本功能之一。输入捕获模式的原理是，当检测到 ICxPS 信号上确定的边沿后，则发生捕获事件，计数器当前的值会被锁存到比较捕获寄存器（R16_TIM1_CHCTRLx）中。发生捕获事件时，CCxIF（在 R16_TIM1_INTFR 中）被置位，如果使能了中断或 DMA，还会产生相应中断或 DMA。如果发生捕获事件时，CCxIF 已经被置位了，那么 CCxOF 位会被置位。CCxIF 可由软件清除，也可以通过读取比较捕获寄存器由硬件清除。CCxOF 由软件清除。

举个例子来说明使用输入捕获模式的步骤，如下：

- 1) 配置 CCxS 域，选择 ICx 信号的来源。比如设为 10b，选择 TI1FP1 作为 IC1 的来源，而不可以使用默认设置，CCxS 域默认是使比较捕获模块作为输出通道；
- 2) 配置 ICxF 域，设定 TI 信号的数字滤波器。数字滤波器会以确定的频率，采样确定的次数，再输出一个跳变。这个采样频率和次数是通过 ICxF 来确定的；
- 3) 配置 CCxP 位，设定 TIxFPx 的极性。比如保持 CC1P 位为低，选择上升沿跳变；
- 4) 配置 ICxPS 域，设定 ICx 信号成为 ICxPS 之间的分频系数。比如保持 ICxPS 为 00b，不分频；
- 5) 配置 CCxE 位，允许捕获核心计数器（CNT）的值到比较捕获寄存器中。置 CC1E 位；
- 6) 根据需要配置 CCxIE 和 CCxDE 位，决定是否允许使能中断或 DMA。

至此已经将比较捕获通道配置完成。

当 TI1 输入了一个被捕获的脉冲时，核心计数器（CNT）的值会被记录到比较捕获寄存器中，CC1IF 被置位，当 CC1IF 在之前就已经被置位时，CC1OF 位也会被置位。如果 CC1IE 位，那么会产生一个中断；如果 CC1DE 被置位，会产生一个 DMA 请求。可以通过写事件产生寄存器（TIM1_SWEVGR）的方式由软件产生一个输入捕获事件。

9.3.2 比较输出模式

比较输出模式是定时器的基本功能之一。比较输出模式的原理是在核心计数器（CNT）的值与比较捕获寄存器的值一致时，输出特定的变化或波形。OCxM 域（在 R16_TIM1_CHCTRLx 中）和 CCxP 位（在 R16_TIM1_CCER 中）决定输出的是确定的高低电平还是电平翻转。产生比较一致事件时还会置 CCxIF 位，如果预先置了 CCxIE 位，则会产生一个中断；如果预先设置了 CCxDE 位，则会产生一个 DMA 请求。

配置为比较输出模式的步骤为下：

- 1) 配置核心计数器（CNT）的时钟源和自动重装值；
- 2) 设置需要对比的计数值到比较捕获寄存器（R16_TIM1_CHxCVR）中；
- 3) 如果需要产生中断，置 CCxIE 位；
- 4) 保持 OCxPE 为 0，禁用比较寄存器的预装载寄存器；
- 5) 设定输出模式，设置 OCxM 域和 CCxP 位；
- 6) 使能输出，置 CCxE 位；
- 7) 置 CEN 位启动定时器。

9.3.3 强制输出模式

定时器的比较捕获通道的输出模式可以由软件强制输出确定的电平，而不依赖比较捕获寄存器的影子寄存器和核心计数器的比较。

具体的做法是将 OCxM 置为 100b，即为强制将 OCxREF 置为低；或者将 OCxM 置为 101b，即为强制将 OCxREF 置为高。

需要注意的是，将 OCxM 强制置为 100b 或者 101b，内部核心计数器和比较捕获寄存器的比较过程还在进行，相应的标志位还在置位，中断和 DMA 请求还在产生。

9.3.4 PWM 输入模式

PWM 输入模式是用来测量 PWM 的占空比和频率的，是输入捕获模式的一种特殊情况。除下列区别外，操作和输入捕获模式相同：PWM 占用两个比较捕获通道，且两个通道的输入极性设为相反，其中一个信号被设为触发输入，SMS 设为复位模式。

例如，测量从 TI1 输入的 PWM 波的周期和频率，需要进行以下操作：

- 1) 将 TI1 (TI1FP1) 设为 IC1 信号的输入。将 CC1S 置为 01b；
- 2) 将 TI1FP1 置为上升沿有效。将 CC1P 保持为 0；
- 3) 将 TI1 (TI1FP2) 置为 IC2 信号的输入。将 CC2S 置为 10b；
- 4) 选 TI1FP2 置为下降沿有效。将 CC2P 置为 1；
- 5) 时钟源的来源选择 TI1FP1。将 TS 设为 101b；
- 6) 将 SMS 设为复位模式，即 100b；
- 7) 使能输入捕获。CC1E 和 CC2E 置位；

这样比较捕获寄存器 1 的值就是 PWM 的周期，而比较捕获寄存器 2 的值就是其占空比。

9.3.5 PWM 输出模式

PWM 输出模式是定时器的基本功能之一。PWM 输出模式最常见的是使用重装值确定 PWM 频率，使用捕获比较寄存器确定占空比的方法。将 OCxM 域中置 110b 或 111b 使用 PWM 模式 1 或模式 2，置 OCxPE 位使能预装载寄存器，最后置 ARPE 位使能预装载寄存器的自动重装。由于在发生一个更新事件时，预装载寄存器的值才能被送到影子寄存器，所以在核心计数器开始计数之前，需要置 UG 位来初始化所有寄存器。在 PWM 模式下，核心计数器和比较捕获寄存器一直在进行比较，根据 CMS 位，定时器能够输出边沿对齐或中央对齐的 PWM 信号。

● 边沿对齐

使用边沿对齐时，核心计数器增计数或减计数，在 PWM 模式 1 的情景下，在核心计数器的值大于比较捕获寄存器时，OCxREF 为高；当核心计数器的值小于比较捕获寄存器时（比如核心计数器增长到 R16_TIM1_ATRLR 的值而恢复成全 0 时），OCxREF 为低。

● 中央对齐

使用中央对齐模式时，核心计数器运行在增计数和减计数交替进行的模式下，OCxREF 在核心计数器和比较捕获寄存器的值一致时进行上升和下降的跳变。但比较标志在三种中央对齐模式下，置位的时机有所不同。在使用中央对齐模式时，最好在启动核心计数器之前产生一个软件更新标志（置 UG 位）。


9.3.6 互补输出和死区

比较捕获通道一般有两个输出引脚，能输出两个互补的信号（OCx 和 OCxN），OCx 和 OCxN 可以通过 CCxP 和 CCxNP 位独立地设置极性，通过 CCxE 和 CCxNE 独立地设置输出使能，通过 MOE、OIS、OISN、OSSI、OSSR 位进行死区和其他的控制。同时使能 OCx 和 OCxN 输出将插入死区，每个通道都有一个 10 位的死区发生器。如果存在刹车电路则还要设置 MOE 位。OCx 和 OCxN 由 OCxREF 关联产生，如果 OCx 和 OCxN 都是高有效，那么 OCx 与 OCxREF 相同，只是 OCx 的上升沿相当于 OCxREF 有一个延迟，OCxN 与 OCxREF 相反，它的上升沿相对参考信号的下降沿会有一个延迟，如果延迟大于有效输

出宽度，则不会产生相应的脉冲。

如图 9-4 展示了 OCx 和 OCxN 与 OCxREF 的关系，并展示出死区。

图 9-4 互补输出和死区



9.3.7 刹车信号

当产生刹车信号时，输出使能信号和无效电平都会根据 MOE、OIS、OISN、OSS1 和 OSSR 等位进行修改。但 OCx 和 OCxN 不会在任何时间都处在有效电平。刹车事件源可以来自于刹车输入引脚。

在系统复位后，刹车功能被默认禁止（MOE 位为低），置 BKE 位可以使能刹车功能，输入的刹车信号的极性可以通过设置 BKP 设置，BKE 和 BKP 信号可以被同时写入，在真正写入之前会有一个 HB 时钟的延迟，因此需要等一个 HB 周期才能正确读出写入值。

在刹车引脚出现选定的电平系统将产生如下动作：


- 1) MOE 位被异步清零，根据 S001 位的设置将输出置为无效状态、空闲状态或复位状态；
- 2) 在 MOE 被清零后，每一个输出通道输出由 OISx 确定的电平；
- 3) 当使用互补输出时：输出被置于无效状态，具体取决于极性；
- 4) 如果 BIE 被置位，当 BIF 置位，会产生一个中断；如果设置了 BDE 位，则会产生一个 DMA 请求；
- 5) 如果 AOE 被置位，在下一个更新事件 UEV 时，MOE 位被自动置位。

9.3.8 单脉冲模式

单脉冲模式可以用于让微控制器响应一个特定的事件，使之在一个延迟之后产生一个脉冲，延迟和脉冲的宽度可编程。置 OPM 位可以使核心计数器在产生下一个更新事件 UEV 时（计数器翻转到 0）停止。

如图 9-5，需要在 T12 输入引脚上检测到一个上升沿开始，延迟 T_{delay} 之后，在 OC1 上产生一个长度为 T_{pulse} 的正脉冲：

图 9-5 单脉冲的产生



- 1) 设定 T12 为触发。置 CC2S 域为 01b，把 T12FP2 映射到 T12；置 CC2P 位为 0b，T12FP2 设为上升沿检测；置 TS 域为 110b，T12FP2 设为触发源；置 SMS 域为 110b，T12FP2 被用来启动计数器；

2) Tdelay 由比较捕获寄存器的值确定, Tpulse 由自动重装值寄存器的值和比较捕获寄存器的值确定。

9.3.9 编码器模式

编码器模式是定时器的一个典型应用, 可以用来接入编码器的双相输出, 核心计数器的计数方向和编码器的转轴方向同步, 编码器每输出一个脉冲就会使核心计数器加一或减一。使用编码器的步骤为: 将 SMS 域置为 001b (只在 TI2 边沿计数)、010b (只在 TI1 边沿计数) 或 011b (在 TI1 和 TI2 双边沿计数), 将编码器接到比较捕获通道 1、2 的输入端, 给重装值寄存器设一个值, 这个值可以设的大一点。在编码器模式时, 定时器内部的比较捕获寄存器, 预分频器, 重复计数寄存器等都正常工作。下表表明了计数方向和编码器信号的关系。

表 9-1 定时器编码器模式的计数方向和编码器信号之间的关系

计数有效边沿	相对信号的电平	TI1FP1 信号边沿		TI2FP2 信号	
		上升沿	下降沿	上升沿	下降沿
仅在 TI1 边沿计数	高	向下计数	向上计数	不计数	
	低	向上计数	向下计数		
仅在 TI2 边沿计数	高	不计数		向上计数	向下计数
	低			向下计数	向上计数
在 TI1 和 TI2 双边沿计数	高	向下计数	向上计数	向上计数	向下计数
	低	向上计数	向下计数	向下计数	向上计数

9.3.10 定时器同步模式

定时器能够输出时钟脉冲 (TRGO), 也能接收其他定时器的输入 (ITRx)。不同的定时器的 ITRx 的来源 (别的定时器的 TRGO) 是不一样的。定时器内部触发连接如表 9-2 所示。

表 9-2 TIMx 内部触发连接

从定时器	ITR0 (TS=000)	ITR1 (TS=001)	ITR2 (TS=010)	ITR3 (TS=011)
TIM2	TIM1			

9.3.11 调试模式

当系统进入调试模式时, 定时器根据 DBG 模块的设置继续运转或停止。

9.4 寄存器描述

表 9-3 TIM1 相关寄存器列表

名称	访问地址	描述	复位值
R16_TIM1_CTLR1	0x40012C00	控制寄存器 1	0x0000
R16_TIM1_CTLR2	0x40012C04	控制寄存器 2	0x0000
R16_TIM1_SMCFR	0x40012C08	从模式控制寄存器	0x0000
R16_TIM1_DMAINTENR	0x40012C0C	DMA/中断使能寄存器	0x0000
R16_TIM1_INTFR	0x40012C10	中断状态寄存器	0x0000
R16_TIM1_SWEVGR	0x40012C14	事件产生寄存器	0x0000
R16_TIM1_CHCTLR1	0x40012C18	比较/捕获控制寄存器 1	0x0000
R16_TIM1_CHCTLR2	0x40012C1C	比较/捕获控制寄存器 2	0x0000
R16_TIM1_CCER	0x40012C20	比较/捕获使能寄存器	0x0000
R16_TIM1_CNT	0x40012C24	计数器	0x0000

R16_TIM1_PSC	0x40012C28	计数时钟预分频器	0x0000
R16_TIM1_ATRLR	0x40012C2C	自动重装值寄存器	0xFFFF
R16_TIM1_RPTCR	0x40012C30	重复计数值寄存器	0x0000
R32_TIM1_CH1CVR	0x40012C34	比较/捕获寄存器 1	0x00000000
R32_TIM1_CH2CVR	0x40012C38	比较/捕获寄存器 2	0x00000000
R32_TIM1_CH3CVR	0x40012C3C	比较/捕获寄存器 3	0x00000000
R16_TIM1_BDTR	0x40012C44	刹车和死区寄存器	0x0000
R16_TIM1_DMACFGR	0x40012C48	DMA 控制寄存器	0x0000
R16_TIM1_DMAADR	0x40012C4C	连续模式的 DMA 地址寄存器	0x0000

9.4.1 控制寄存器 1 (TIM1_CTLR1)

偏移地址: 0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
CAPLVL	CAPOV	Reserved				CKD[1:0]	ARPE	CMS[1:0]	DIR	OPM	URS	UDIS	CEN			

位	名称	访问	描述	复位值
15	CAPLVL	RW	双沿捕获模式下, 捕获电平指示使能。 0: 关闭指示功能; 1: 使能指示功能。 注: 使能后, CHxCVR 中的 [16] 指示捕获值对应的电平。	0
14	CAPOV	RW	捕获值模式配置。 0: 捕获值为实际计数器的值; 1: 当捕获前产生计数器溢出时, CHxCVR 值为 0xFFFF。	0
[13:10]	Reserved	RO	保留。	0
[9:8]	CKD[1:0]	RW	这 2 位定义在定时器时钟 (CK_INT) 频率、死区时间和由死区发生器与数字滤波器 (ETR, T1x) 所用的采样时钟之间的分频比例。 00: Tdts=Tck_int; 01: Tdts = 2 x Tck_int; 10: Tdts = 4 x Tck_int; 11: 保留。	0
7	ARPE	RW	自动重装预装使能位。 1: 使能自动重装值寄存器 (ATRLR); 0: 禁止自动重装值寄存器 (ATRLR)。	0
[6:5]	CMS[1:0]	RW	中央对齐模式选择。 00: 边沿对齐模式。计数器依据方向位 (DIR) 向上或向下计数。 01: 中央对齐模式 1。计数器交替地向上和向下计数。配置为输出的通道 (CHCTLRx 寄存器中 CCxS=00) 的输出比较中断标志位, 只在计数器向下计数时被设置。 10: 中央对齐模式 2。计数器交替地向上和向下计数。配置为输出的通道 (CHCTLRx 寄存器中 CCxS=00)	0

			<p>的输出比较中断标志位，只在计数器向上计数时被设置。</p> <p>11：中央对齐模式 3。计数器交替地向上和向下计数。配置为输出的通道(CHCTLRx 寄存器中 CCxS=00)的输出比较中断标志位，在计数器向上和向下计数时均被设置。</p> <p>注：在计数器使能时(CEN=1)，不允许从边沿对齐模式转换到中央对齐模式。</p>	
4	DIR	RW	<p>计数器方向。</p> <p>0：计数器的计数模式为增计数；</p> <p>1：计数器的计数模式为减计数。</p> <p>注：当计数器配置为中央对齐模式或编码器模式时，该位无效。</p>	0
3	OPM	RW	<p>单脉冲模式。</p> <p>1：在发生下一次更新事件时，计数器停止(清除 CEN 位)。</p> <p>0：在发生下一次更新事件时，计数器不停止。</p>	0
2	URS	RW	<p>更新请求源，软件通过该位选择 UEV 事件的源。</p> <p>1：如果使能了更新中断或 DMA 请求，则只有计数器溢出/下溢才产生更新中断或 DMA 请求；</p> <p>0：如果使能了更新中断或 DMA 请求，则下述任一事件产生更新中断或 DMA 请求。</p> <ul style="list-style-type: none"> -计数器溢出/下溢 -设置 UG 位 -从模式控制器产生的更新 	0
1	UDIS	RW	<p>禁止更新，软件通过该位允许/禁止 UEV 事件的产生。</p> <p>1：禁止 UEV。不产生更新事件，各寄存器(ARR、PSC、CCRx)保持它们的值。如果设置了 UG 位或从模式控制器发出了一个硬件复位，则计数器和预分频器被重新初始化；</p> <p>0：允许 UEV。更新(UEV)事件由下述任一事件产生。</p> <ul style="list-style-type: none"> -计数器溢出/下溢 -设置 UG 位 -从模式控制器产生的更新 <p>具有缓存的寄存器被装入它们的预装载值。</p>	0
0	CEN	RW	<p>使能计数器。</p> <p>1：使能计数器；</p> <p>0：禁止计数器。</p> <p>注：在软件设置了 CEN 位后，外部时钟、门控模式和编码器模式才能工作。触发模式可以自动地通过硬件设置 CEN 位。</p>	0

9.4.2 控制寄存器 2 (TIM1_CTLR2)

偏移地址：0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	OIS3N	OIS3	OIS2N	OIS2	OIS1N	OIS1	TI1S	MMS[2:0]	CCDS	CCUS	Reserved	CCPC			

位	名称	访问	描述	复位值
[15:14]	Reserved	RO	保留。	0
13	OIS3N	RW	输出空闲状态 3。 1: 当 MOE=0 时, 死区后 OC3N=1; 0: 当 MOE=0 时, 死区后 OC3N=0。 注: 已经设置了 LOCK (TIM1_BDTR 寄存器) 级别 1、2 或 3 后, 该位不能被修改。	0
12	OIS3	RW	输出空闲状态 3。 1: 当 MOE=0 时, 如果实施了 OC3N, 则死区后 OC3=1; 0: 当 MOE=0 时, 如果实施了 OC3N, 则死区后 OC3=0。 注: 已经设置了 LOCK (TIM1_BDTR 寄存器) 级别 1、2 或 3 后, 该位不能被修改。	0
11	OIS2N	RW	输出空闲状态 2, 参见 OIS3N。	0
10	OIS2	RW	输出空闲状态 2, 参见 OIS3。	0
9	OIS1N	RW	输出空闲状态 1, 参见 OIS3N。	0
8	OIS1	RW	输出空闲状态 1, 参见 OIS3。	0
7	TI1S	RW	TI1 选择。 1: TIM1_CH1、TIM1_CH2 和 TIM1_CH3 引脚经异或后连到 TI1 输入; 0: TIM1_CH1 引脚直连到 TI1 输入。	0
[6:4]	MMS[2:0]	RW	主模式选择: 这 3 位用于选择在主模式下送到从定时器的同步信息 (TRGO)。 可能的组合如下: 000: 复位 - TIM1_EGR 寄存器的 UG 位被用于作为触发输出 (TRGO)。如果是触发输入产生的复位 (从模式控制器处于复位模式), 则 TRGO 上的信号相对实际的复位会有一个延迟; 001: 使能 - 计数器使能信号 CNT_EN 被用于作为触发输出 (TRGO)。有时需要在同一时间启动多个定时器或控制在一段时间内使能从定时器。计数器使能信号是通过 CEN 控制位和门控模式下的触发输入信号的逻辑或产生。当计数器使能信号受控于触发输入时, TRGO 上会有一个延迟, 除非选择了主/从模式 (见 TIM1_SMCFR 寄存器中 MSM 位的描述); 010: 更新 - 更新事件被选为触发输入 (TRGO)。例如, 一个主定时器的时钟可以被用作一个从定时器的预分频器; 011: 比较脉冲 - 在发生一次捕获或一次比较成功时, 当要设置 CC1IF 标志时 (即使它已经为高), 触发输出送出一个正脉冲 (TRGO); 100: 比较 - OC1REF 信号被用于作为触发输出 (TRGO);	0

			101: 比较 - OC2REF 信号被用于作为触发输出 (TRGO); 110: 比较 - OC3REF 信号被用于作为触发输出 (TRGO); 111: 保留。	
3	CCDS	RW	捕获比较的 DMA 选择。 1: 当发生更新事件时, 送出 CHxCVR 的 DMA 请求; 0: 当发生 CHxCVR 时, 产生 CHxCVR 的 DMA 请求。	0
2	CCUS	RW	比较捕获控制更新选择位。 1: 如果 CCPC 置位, 可以通过设置 COM 位或 TRGI 上的一个上升沿更新它们; 0: 如果 CCPC 置位, 只能通过设置 COM 位更新它们。 注: 该位只对具有互补输出的通道起作用。	0
1	Reserved	RO	保留。	0
0	CCPC	RW	比较捕获预装载控制位。 1: CCxE, CCxNE 和 OCxM 位是预装载的, 设置该位后, 它们只在设置了 COM 位后被更新; 0: CCxE, CCxNE 和 OCxM 位不是预装载的。 注: 该位只对具有互补输出的通道起作用。	0

9.4.3 从模式控制寄存器 (TIM1_SMCFR)

偏移地址: 0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETP	ECE	ETPS[1:0]	ETF[3:0]			MSM	TS[2:0]		Reserved	SMS[2:0]					

位	名称	访问	描述	复位值
15	ETP	RO	ETR 触发极性选择, 该位选择是直接输入 ETR 还是输入 ETR 的反相。 1: 将 ETR 反相, 低电平或下降沿有效; 0: ETR, 高电平或上升沿有效。	0
14	ECE	RW	外部时钟模式 2 启用选择。 1: 使能外部时钟模式 2; 0: 禁用外部时钟模式 2。 注 1: 从模式可以与外部时钟模式 2 同时使用: 复位模式, 门控模式和触发模式; 但是, 这时 TRGI 不能连到 ETRF (TS 位不能是 '111')。 注 2: 外部时钟模式 1 和外部时钟模式 2 同时被使能时, 外部时钟的输入是 ETRF。	0
[13:12]	ETPS[1:0]	RW	外部触发信号 (ETRP) 分频, 这个信号频率最大不能超过 TIMxCLK 频率的 1/4, 可以通过这个域来降频。 00: 关闭预分频; 01: ETRP 频率除以 2; 10: ETRP 频率除以 4; 11: ETRP 频率除以 8。	0
[11:8]	ETF[3:0]	RW	外部触发滤波, 实际上, 数字滤波器是一个事件计	0

			<p>数器，它使用一定的采样的频率，记录到 N 个事件后会产生一个输出的跳变。</p> <p>0000: 无滤波器，以 Fdts 采样；</p> <p>0001: 采样频率 $F_{\text{sampling}}=F_{\text{ck_int}}$, N=2;</p> <p>0010: 采样频率 $F_{\text{sampling}}=F_{\text{ck_int}}$, N=4;</p> <p>0011: 采样频率 $F_{\text{sampling}}=F_{\text{ck_int}}$, N=8;</p> <p>0100: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/2$, N=6;</p> <p>0101: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/2$, N=8;</p> <p>0110: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/4$, N=6;</p> <p>0111: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/4$, N=8;</p> <p>1000: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/8$, N=6;</p> <p>1001: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/8$, N=8;</p> <p>1010: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/16$, N=5;</p> <p>1011: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/16$, N=6;</p> <p>1100: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/16$, N=8;</p> <p>1101: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/32$, N=5;</p> <p>1110: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/32$, N=6;</p> <p>1111: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/32$, N=8。</p>	
7	MSM	RW	<p>主/从模式选择。</p> <p>1: 触发输入 (TRGI) 上的事件被延迟了，以允许在当前定时器 (通过 TRGO) 与它的从定时器间的完美同步。这对要求把几个定时器同步到一个单一的外部事件时是非常有用的；</p> <p>0: 不发挥作用。</p>	0
[6:4]	TS[2:0]	RW	<p>触发选择域，这 3 位选择用于同步计数器的触发输入源。</p> <p>000: 内部触发 0 (ITR0)；</p> <p>001: 内部触发 1 (ITR1)；</p> <p>010: 内部触发 2 (ITR2)；</p> <p>011: 内部触发 3 (ITR3)；</p> <p>100: TI1 的边沿检测器 (TI1F_ED)；</p> <p>101: 滤波后的定时器输入 1 (TI1FP1)；</p> <p>110: 滤波后的定时器输入 2 (TI2FP2)；</p> <p>111: 外部触发输入 (ETRF)。</p> <p>以上只有在 SMS 为 0 时改变。</p> <p>注：具体见表 10-2。</p>	0
3	Reserved	RO	保留。	0
[2:0]	SMS[2:0]	RW	<p>输入模式选择域。选择核心计数器的时钟和触发模式。</p> <p>000: 由内部时钟 CK_INT 驱动；</p> <p>001: 编码器模式 1，根据 TI1FP1 的电平，核心计数器在 TI2FP2 的边沿增减计数；</p> <p>010: 编码器模式 2，根据 TI2FP2 的电平，核心计数器在 TI1FP1 的边沿增减计数；</p> <p>011: 编码器模式 3，根据另一个信号的输入电平，核心计数器在 TI1FP1 和 TI2FP2 的边沿增减计数；</p>	0

			100: 复位模式, 触发输入 (TRGI) 的上升沿将初始化计数器, 并且产生一个更新寄存器的信号; 101: 门控模式, 当触发输入 (TRGI) 为高时, 计数器的时钟开启; 在触发输入变为低, 计数器停止, 计数器的启停都是受控的; 110: 触发模式, 计数器在触发输入 TRGI 的上升沿启动, 只有计数器的启动是受控的; 111: 外部时钟模式 1, 选中的触发输入 (TRGI) 的上升沿驱动计数器。	
--	--	--	---	--

9.4.4 DMA/中断使能寄存器 (TIM1_DMAINTENR)

偏移地址: 0x0C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	TDE	COMDE	Reserved	CC3DE	CC2DE	CC1DE	UDE	BIE	TIE	COMIE	Reserved	CC3IE	CC2IE	CC1IE	UIE

位	名称	访问	描述	复位值
15	Reserved	RO	保留。	0
14	TDE	RW	触发 DMA 请求使能位。 1: 允许触发 DMA 请求; 0: 禁止触发 DMA 请求。	0
13	COMDE	RW	COM 的 DMA 请求使能位。 1: 允许 COM 的 DMA 请求; 0: 禁止 COM 的 DMA 请求。	0
12	Reserved	RO	保留。	0b
11	CC3DE	RW	比较捕获通道 3 的 DMA 请求使能位。 1: 允许比较捕获通道 3 的 DMA 请求; 0: 禁止比较捕获通道 3 的 DMA 请求。	0
10	CC2DE	RW	比较捕获通道 2 的 DMA 请求使能位。 1: 允许比较捕获通道 2 的 DMA 请求; 0: 禁止比较捕获通道 2 的 DMA 请求。	0
9	CC1DE	RW	比较捕获通道 1 的 DMA 请求使能位。 1: 允许比较捕获通道 1 的 DMA 请求; 0: 禁止比较捕获通道 1 的 DMA 请求。	0
8	UDE	RW	更新的 DMA 请求使能位。 1: 允许更新的 DMA 请求; 0: 禁止更新的 DMA 请求。	0b
7	BIE	RW	刹车中断使能位。 1: 允许刹车中断; 0: 禁止刹车中断。	0
6	TIE	RW	触发中断使能位。 1: 使能触发中断; 0: 禁止触发中断。	0
5	COMIE	RW	COM 中断允许位。 1: 允许 COM 中断; 0: 禁止 COM 中断。	0

4	Reserved	RO	保留。	0
3	CC3IE	RW	比较捕获通道 3 中断使能位。 1: 允许比较捕获通道 3 中断; 0: 禁止比较捕获通道 3 中断。	0
2	CC2IE	RW	比较捕获通道 2 中断使能位。 1: 允许比较捕获通道 2 中断; 0: 禁止比较捕获通道 2 中断。	0
1	CC1IE	RW	比较捕获通道 1 中断使能位。 1: 允许比较捕获通道 1 中断; 0: 禁止比较捕获通道 1 中断。	0
0	UIE	RW	更新中断使能位。 1: 允许更新中断; 0: 禁止更新中断。	0

9.4.5 中断状态寄存器 (TIM1_INTFR)

偏移地址: 0x10

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			CC30F	CC20F	CC10F	Reserved	BIF	TIF	COMIF	Reserved	CC3IF	CC2IF	CC1IF	UIF	

位	名称	访问	描述	复位值
[15:12]	Reserved	RO	保留。	0
11	CC30F	RWO	比较捕获通道 3 重复捕获标志位。	0
10	CC20F	RWO	比较捕获通道 2 重复捕获标志位。	0
9	CC10F	RWO	比较捕获通道 1 重复捕获标志位, 仅用于比较捕获通道被配置为输入捕获模式时。该标记由硬件置位, 软件写 0 可清除此位。 1: 计数器的值被捕获到捕获比较寄存器时, CC1IF 的状态已经被置位; 0: 无重复捕获产生。	0b
8	Reserved	RO	保留。	0
7	BIF	RWO	刹车中断标志位, 一旦刹车输入有效, 由硬件对该位置位, 可由软件清零。 1: 刹车引脚输入上检测到设定的有效电平; 0: 无刹车事件产生。	0
6	TIF	RWO	触发器中断标志位, 当发生触发事件时由硬件对该位置位, 由软件清零。触发事件包括从除门控模式外的其它模式时, 在 TRGI 输入端检测到有效边沿, 或门控模式下的任一边沿。 1: 触发器事件产生; 0: 无触发器事件产生。	0
5	COMIF	RWO	COM 中断标志位, 一旦产生 COM 事件, 该位由硬件置位, 由软件清零。COM 事件包括 CCxE、CCxNE、OCxM 被更新。 1: COM 事件产生; 0: 无 COM 事件产生。	0

4	Reserved	RO	保留。	0
3	CC3IF	RWO	比较捕获通道 3 中断标志位。	0
2	CC2IF	RWO	比较捕获通道 2 中断标志位。	0
1	CC1IF	RWO	比较捕获通道 1 中断标志位。 如果比较捕获通道配置为输出模式： 当计数器值与比较值匹配时该位由硬件置位，但在中心对称模式下除外。该位由软件清零。 1：核心计数器的值与比较捕获寄存器 1 的值匹配； 0：无匹配发生。 如果比较捕获通道 1 配置为输入模式： 当捕获事件发生时该位由硬件置位，它由软件清零或通过读比较捕获寄存器清零。 1：计数器值已被捕获比较捕获寄存器 1； 0：无输入捕获产生。	0
0	UIF	RWO	更新中断标志位，当产生更新事件时该位由硬件置位，由软件清零。 1：更新中断产生； 0：无更新事件产生。 以下情形会产生更新事件： 若 UDIS=0，当重复计数器数值上溢或下溢时； 若 URS=0、UDIS=0，当置 UG 位时，或当通过软件对计数器核心计数器重新初始化时； 若 URS=0、UDIS=0，当计数器 CNT 被触发事件重新初始化时。	0

9.4.6 事件产生寄存器 (TIM1_SWEVGR)

偏移地址：0x14

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								BG	TG	COMG	Reserved	CC3G	CC2G	CC1G	UG

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
7	BG	WO	刹车事件产生位，此位由软件置位和清零，用来产生一个刹车事件。 1：产生一个刹车事件。此时 MOE=0、BIF=1，若使能对应的中断和 DMA，则产生相应的中断和 DMA； 0：无动作。	0
6	TG	WO	触发事件产生位，该位由软件置位，硬件清零，用于产生一个触发事件。 1：产生一个触发事件，TIF 被置位，若使能对应的中断和 DMA，则产生相应的中断和 DMA； 0：无动作。	0
5	COMG	WO	比较捕获控制更新产生位。产生比较捕获控制更新事件。该位由软件置位，由硬件自动清零。	0

			1: 当 CCPC=1, 允许更新 CCxE、CCxNE、OCxM 位; 0: 无动作。 注: 该位只对拥有互补输出的通道 (通道 1, 2, 3) 有效。	
4	Reserved	RO	保留。	0
3	CC3G	WO	比较捕获事件产生位 3, 产生比较捕获事件 3。	0
2	CC2G	WO	比较捕获事件产生位 2, 产生比较捕获事件 2。	0
1	CC1G	WO	比较捕获事件产生位 1, 产生比较捕获事件 1。 该位由软件置位, 由硬件清零。用于产生一个比较捕获事件。 1: 在比较捕获通道 1 上产生一个比较捕获事件: 若比较捕获通道 1 配置为输出: 置 CC1IF 位。若使能对应的中断和 DMA, 则产生相应的中断和 DMA; 若比较捕获通道 1 配置为输入: 当前核心计数器的值被捕获至比较捕获寄存器 1; 置 CC1IF 位, 若使能了对应的中断和 DMA, 则产生相应的中断和 DMA。若 CC1IF 已经置位, 则置 CC10F 位。 0: 无动作。	0
0	UG	WO	更新事件产生位, 产生更新事件。该位由软件置位, 由硬件自动清零。 1: 初始化计数器, 并产生一个更新事件; 0: 无动作。 注: 预分频器的计数器也被清零, 但是预分频系数不变。若在中心对称模式下或增计数模式下则核心计数器被清零; 若减计数模式下则核心计数器取重装值寄存器的值。	0

9.4.7 比较/捕获控制寄存器 1 (TIM1_CHCTLR1)

偏移地址: 0x18

通道可用于输入 (捕获模式) 或输出 (比较模式), 通道的方向由相应的 CCxS 位定义。该寄存器其它位的作用在输入和输出模式下不同。OCxx 描述了通道在输出模式下的功能, ICxx 描述了通道在输入模式下的功能。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC2CE	OC2M[2:0]		OC2PE	OC2FE	CC2S[1:0]	OC1CE	OC1M[2:0]		OC1PE	OC1FE	CC1S[1:0]				
IC2F[3:0]			IC2PSC[1:0]			IC1F[3:0]			IC1PSC[1:0]						

比较模式 (引脚方向为输出):

位	名称	访问	描述	复位值
15	OC2CE	RW	比较捕获通道 2 清零使能位。 1: 一旦检测到 ETRF 输入高电平, 清除 OC2REF 位零; 0: OC2REF 不受 ETRF 输入的影响。	0
[14:12]	OC2M[2:0]	RW	比较捕获通道 2 模式设置域。 该 3 位定义了输出参考信号 OC2REF 的动作, 而	0

			<p>OC2REF 决定了 OC2、OC2N 的值。OC2REF 是高电平有效，而 OC2 和 OC2N 的有效电平取决于 CC2P、CC2NP 位。</p> <p>000: 冻结。比较捕获寄存器的值与核心计数器间的比较值对 OC2REF 不起作用；</p> <p>001: 强制设为有效电平。当核心计数器与比较捕获寄存器 1 的值相同时，强制 OC2REF 为高；</p> <p>010: 强制设为无效电平。当核心计数器的值与比较捕获寄存器 1 相同时，强制 OC2REF 为低；</p> <p>011: 翻转。当核心计数器与比较捕获寄存器 1 的值相同时，翻转 OC2REF 的电平；</p> <p>100: 强制为无效电平。强制 OC2REF 为低；</p> <p>101: 强制为有效电平。强制 OC2REF 为高；</p> <p>110: PWM 模式 1: 在向上计数时，一旦核心计数器大于比较捕获寄存器的值时通道 2 为无效电平，否则为有效电平；在向下计数时，一旦核心计数器大于比较捕获寄存器的值时通道 2 为有效电平，否则为无效电平；</p> <p>111: PWM 模式 2: 在向上计数时，一旦核心计数器大于比较捕获寄存器的值时，通道 2 为有效电平，否则为无效电平；在向下计数时，一旦核心计数器大于比较捕获寄存器的值时，通道 2 为无效电平，否则为有效电平 (OC2REF=1)。</p> <p>注：一旦 LOCK 级别设为 3 并且 CC2S=00b 则该位不能被修改。在 PWM 模式 1 或 PWM 模式 2 中，只有当比较结果改变了或在输出比较模式中从冻结模式切换到 PWM 模式时，OC2REF 电平才改变。</p>	
11	OC2PE	RW	<p>比较捕获寄存器 1 预装载使能位。</p> <p>1: 开启比较捕获寄存器 1 的预装载功能，读写操作仅对预装载寄存器操作，比较捕获寄存器 1 的预装载值在更新事件到来时被加载至当前影子寄存器中；0: 禁止比较捕获寄存器 1 的预装载功能，可随时写入比较捕获寄存器 1，并且新写入的数值立即起作用。</p> <p>注：一旦 LOCK 级别设为 3 并且 CC2S=00，则该位不能被修改；仅仅在单脉冲模式下 (OPM=1) 可以在未确认预装载寄存器情况下使用 PWM 模式，否则其动作不确定。</p>	0
10	OC2FE	RW	<p>比较捕获通道 2 快速使能位，该位用于加快比较捕获通道输出对触发输入事件的响应。</p> <p>1: 输入到触发器的有效沿的作用就像发生了一次比较匹配。因此，OC 被设置为比较电平而与比较结果无关。采样触发器的有效沿和比较捕获通道 2 输出间的延时被缩短为 3 个时钟周期；</p> <p>0: 根据计数器与比较捕获寄存器 1 的值，比较捕获通道 2 正常操作，即使触发器是打开的。当触发器</p>	0

			的输入有一个有效沿时，激活比较捕获通道 2 输出的最小延时为 5 个时钟周期。 OC2FE 只在通道被配置成 PWM1 或 PWM2 模式时起作用。	
[9:8]	CC2S[1:0]	RW	比较捕获通道 2 输入选择域。 00: 比较捕获通道 2 被配置为输出； 01: 比较捕获通道 2 被配置为输入，IC2 映射在 T12 上； 10: 比较捕获通道 2 被配置为输入，IC2 映射在 T11 上； 11: 比较捕获通道 2 被配置为输入，IC2 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时(由 TS 位选择)。 <i>注: 比较捕获通道 2 仅在通道关闭时(CC2E 为零时)才是可写的。</i>	0
7	OC1CE	RW	比较捕获通道 1 清零使能位。	0
[6:4]	OC1M[2:0]	RW	比较捕获通道 1 模式设置域。	0
3	OC1PE	RW	比较捕获寄存器 1 预装载使能位。	0
2	OC1FE	RW	比较捕获通道 1 快速使能位。	0
[1:0]	CC1S[1:0]	RW	比较捕获通道 1 输入选择域。	0

捕获模式（引脚方向为输入）：

位	名称	访问	描述	复位值
[15:12]	IC2F[3:0]	RW	输入捕获滤波器 2 配置域，这几位设置了 T11 输入的采样频率及数字滤波器长度。数字滤波器由一个事件计数器组成，它记录到 N 个事件后会产生一个输出的跳变。 0000: 无滤波器，以 fDTS 采样； 1000: 采样频率 $F_{sampling}=F_{dts}/8$, N=6； 0001: 采样频率 $F_{sampling}=F_{ck_int}$, N=2； 1001: 采样频率 $F_{sampling}=F_{dts}/8$, N=8； 0010: 采样频率 $F_{sampling}=F_{ck_int}$, N=4； 1010: 采样频率 $F_{sampling}=F_{dts}/16$, N=5； 0011: 采样频率 $F_{sampling}=f=F_{ck_int}$, N=8； 1011: 采样频率 $F_{sampling}=F_{dts}/16$, N=6； 0100: 采样频率 $F_{sampling}=F_{dts}/2$, N=6； 1100: 采样频率 $F_{sampling}=F_{dts}/16$, N=8； 0101: 采样频率 $F_{sampling}=F_{dts}/2$, N=8； 1101: 采样频率 $F_{sampling}=F_{dts}/32$, N=5； 0110: 采样频率 $F_{sampling}=F_{dts}/4$, N=6； 1110: 采样频率 $F_{sampling}=F_{dts}/32$, N=6； 0111: 采样频率 $F_{sampling}=F_{dts}/4$, N=8； 1111: 采样频率 $F_{sampling}=F_{dts}/32$, N=8。	0
[11:10]	IC2PSC[1:0]	RW	比较捕获通道 2 预分频配置域，这 2 位定义了比较捕获通道 2 的预分频系数。一旦 CC1E=0，则预分频	0

			器复位。 00: 无预分频器, 捕获输入口上检测到的每一个边沿都触发一次捕获; 01: 每 2 个事件触发一次捕获; 10: 每 4 个事件触发一次捕获; 11: 每 8 个事件触发一次捕获。	
[9:8]	CC2S[1:0]	RW	比较捕获通道 2 输入选择域, 这 2 位定义通道的方向(输入/输出), 及输入脚的选择。 00: 比较捕获通道 1 通道被配置为输出; 01: 比较捕获通道 1 通道被配置为输入, IC1 映射在 TI1 上; 10: 比较捕获通道 1 通道被配置为输入, IC1 映射在 TI2 上; 11: 比较捕获通道 1 通道被配置为输入, IC1 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时(由 TS 位选择)。 <i>注: CC1S 仅在通道关闭时(CC1E 为 0)才是可写的。</i>	0
[7:4]	IC1F[3:0]	RW	输入捕获滤波器 1 配置域。	0
[3:2]	IC1PSC[1:0]	RW	比较捕获通道 1 预分频配置域。	0
[1:0]	CC1S[1:0]	RW	比较捕获通道 1 输入选择域。	0

9.4.8 比较/捕获控制寄存器 2 (TIM1_CHCTLR2)

偏移地址: 0x1C

通道可用于输入(捕获模式)或输出(比较模式), 通道的方向由相应的 CCxS 位定义。该寄存器其它位的作用在输入和输出模式下不同。OCxx 描述了通道在输出模式下的功能, ICxx 描述了通道在输入模式下的功能。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								OC3CE	OC3M[2:0]		OC3PE	OC3FE	CC3S[1:0]		
								IC3F[3:0]			IC3PSC[1:0]				

比较模式(引脚方向为输出):

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
7	OC3CE	RW	比较捕获通道 3 清零使能位。	0
[6:4]	OC3M[2:0]	RW	比较捕获通道 3 模式设置域。	0
3	OC3PE	RW	比较捕获寄存器 3 预装载使能位。	0
2	OC3FE	RW	比较捕获通道 3 快速使能位。	0
[1:0]	CC3S[1:0]	RW	比较捕获通道 3 输入选择域。	0

捕获模式(引脚方向为输入):

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
[7:4]	IC3F[3:0]	RW	输入捕获滤波器 3 配置域。	0
[3:2]	IC3PSC[1:0]	RW	比较捕获通道 3 预分频配置域。	0

[1:0]	CC3S[1:0]	RW	比较捕获通道 3 输入选择域。	0
-------	-----------	----	-----------------	---

9.4.9 比较/捕获使能寄存器 (TIM1_CCER)

偏移地址: 0x20

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			CC3NP	CC3NE	CC3P	CC3E	CC2NP	CC2NE	CC2P	CC2E	CC1NP	CC1NE	CC1P	CC1E	

位	名称	访问	描述	复位值
[15:12]	Reserved	RO	保留。	0
11	CC3NP	RW	比较捕获通道 3 互补输出极性设置位。	0
10	CC3NE	RW	比较捕获通道 3 互补输出使能位。	0
9	CC3P	RW	比较捕获通道 3 输出极性设置位。	0
8	CC3E	RW	比较捕获通道 3 输出使能位。	0
7	CC2NP	RW	比较捕获通道 2 互补输出极性设置位。	0
6	CC2NE	RW	比较捕获通道 2 互补输出使能位。	0
5	CC2P	RW	比较捕获通道 2 输出极性设置位。 注: 在使用互补输出功能时, 使用 bit6 和 bit7	0
4	CC2E	RW	比较捕获通道 2 输出使能位。	0
3	CC1NP	RW	比较捕获通道 1 互补输出极性设置位。	0
2	CC1NE	RW	比较捕获通道 1 互补输出使能位。	0
1	CC1P	RW	比较捕获通道 1 输出极性设置位。 CC1 通道配置为输出: 1: OC1 低电平有效; 0: OC1 高电平有效。 CC1 通道配置为输入: 该位选择是 IC1 还是 IC1 的反相信号作为触发或捕获信号。 1: 反相: 捕获发生在 IC1 的下降沿; 当用作外部触发器时, IC1 反相。 0: 不反相: 捕获发生在 IC1 的上升沿; 当用作外部触发器时, IC1 不反相。 注: 一旦 LOCK 级别 (TIM1_BDTR 寄存器中的 LOCK 位) 设为 3 或 2, 则该位不能被修改。 注: 在使用互补输出功能时, 使用 bit3 和 bit2	0
0	CC1E	RW	比较捕获通道 1 输出使能位。 CC1 通道配置为输出: 1: 开启。OC1 信号输出到对应的输出引脚, 其输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位的值。 0: 关闭。OC1 禁止输出, 因此 OC1 的输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位的值。 CC1 通道配置为输入: 该位决定了计数器的值是否能捕获入 TIM1_CCR1 寄存器。 1: 捕获使能;	0

			0: 捕获禁止。	
--	--	--	----------	--

9.4.10 高级定时器的计数器 (TIM1_CNT)

偏移地址: 0x24

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CNT[15:0]															
-----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	名称	访问	描述	复位值
[15:0]	CNT[15:0]	RW	定时器的计数器的实时值。	0

9.4.11 计数时钟预分频器 (TIM1_PSC)

偏移地址: 0x28

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

PSC[15:0]															
-----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	名称	访问	描述	复位值
[15:0]	PSC[15:0]	RW	定时器的预分频器的分频系数; 计数器的时钟频率等于分频器的输入频率/(PSC+1)。	0

9.4.12 自动重装值寄存器 (TIM1_ATRLR)

偏移地址: 0x2C

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ATRLR[15:0]															
-------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	名称	访问	描述	复位值
[15:0]	ATRLR[15:0]	RW	此域的值将会被装入计数器, ATRLR 何时动作和更新见 9.2.3 章节; ATRLR 为空时, 计数器停止。	FFFFh

9.4.13 重复计数值寄存器 (TIM1_RPTCR)

偏移地址: 0x30

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved								RPTCR[7:0]							
----------	--	--	--	--	--	--	--	------------	--	--	--	--	--	--	--

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
[7:0]	RPTCR[7:0]	RW	重复计数器的值。	0

9.4.14 比较/捕获寄存器 1 (TIM1_CH1CVR)

偏移地址: 0x34

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															LEVEL1
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--------

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CH1CVR[15:0]															

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LEVEL1	RO	捕获值对应的电平指示 bit	0
[15:0]	CH1CVR[15:0]	RW	比较捕获寄存器通道 1 的值。	0

9.4.15 比较/捕获寄存器 2 (TIM1_CH2CVR)

偏移地址: 0x38

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LEVEL2
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CH2CVR[15:0]															

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LEVEL2	RO	捕获值对应的电平指示 bit	0
[15:0]	CH2CVR[15:0]	RW	比较捕获寄存器通道 2 的值。	0

9.4.16 比较/捕获寄存器 3 (TIM1_CH3CVR)

偏移地址: 0x3C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LEVEL3
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CH3CVR[15:0]															

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LEVEL3	RO	捕获值对应的电平指示 bit	0
[15:0]	CH3CVR[15:0]	RW	比较捕获寄存器通道 3 的值。	0

9.4.17 刹车和死区寄存器 (TIM1_BDTR)

偏移地址: 0x44

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MOE	AOE	BKP	BKE	OSSR	OSSI	LOCK[1:0]	DTG[7:0]								

位	名称	访问	描述	复位值
15	MOE	RW	主输出使能位。一旦刹车信号有效, 将被异步清零。 1: 允许 OCx 和 OCxN 设为输出; 0: 禁止 OCx 和 OCxN 的输出或者强制为空闲状态。	0

14	AOE	RW	<p>自动输出使能。</p> <p>1: MOE 可以被软件置位或者在下一个更新事件中被置位;</p> <p>0: MOE 只能被软件置位。</p>	0
13	BKP	RW	<p>刹车输入极性设置位。</p> <p>1: 刹车输入高电平有效;</p> <p>0: 刹车输入低电平有效。</p> <p>注: 当设置了 LOCK 级别 1 后, 该位不能被修改。对该位的写需要一个 HB 时钟以后才能生效。</p>	0
12	BKE	RW	<p>刹车功能使能位。</p> <p>1: 开启刹车输入;</p> <p>0: 禁止刹车输入。</p> <p>注: 当设置了 LOCK 级别 1 后, 该位不能被修改。对该位的写需要一个 HB 时钟以后才能生效。</p>	0
11	OSSR	RW	<p>1: 当定时器不工作时, 一旦 CCxE=1 或 CCxNE=1, 首先开启 OC/OCN 并输出无效电平, 然后置 OCx、OCxN 使能输出信号=1;</p> <p>0: 当定时器不工作时, 禁止 OC/OCN 输出。</p> <p>注: 当设置了 LOCK 级别 1 后, 该位不能被修改。</p>	0
10	OSSI	RW	<p>1: 当定时器不工作时, 一旦 CCxE=1 或 CCxNE=1, OC/OCN 首先输出其空闲电平, 然后 OCx、OCxN 使能输出信号=1;</p> <p>0: 当定时器不工作时, 禁止 OC/OCN 输出。</p> <p>注: 当设置了 LOCK 级别 1 后, 该位不能被修改。</p>	0
[9:8]	LOCK[1:0]	RW	<p>锁定功能设置域。</p> <p>00: 关闭锁定功能;</p> <p>01: 锁定级别 1, 不能写 DTG、BKE、BKP、AOE、OISx 和 OISxN 位;</p> <p>10: 锁定级别 2, 不能写入锁定级别 1 中的各位, 也不能写入 CC 极性位以及 OSSR 和 OSSI 位;</p> <p>11: 锁定级别 3, 不能写入锁定级别 2 中的各位, 也不能写入 CC 控制位。</p> <p>注: 在系统复位后, 只能写一次 LOCK 位, 无法再次修改直到复位。</p>	0
[7:0]	DTG[7:0]	RW	<p>死区设置位, 这些位定义了互补输出之间的死区持续时间。</p> <p>假设 DT 表示其持续时间:</p> <p>DTG[7:5]=0xx=>DT=DTG[7:0]*Tdtg, Tdtg =TDTS;</p> <p>DTG[7:5]=10x=>DT=(64+DTG[5:0])*Tdtg, Tdtg=2*TDTS;</p> <p>DTG[7:5]=110=>DT=(32+DTG[4:0])*Tdtg, Tdtg =8×TDTS;</p> <p>DTG[7:5]=111=>DT=(32+DTG[4:0])*Tdtg, Tdtg =16*TDTS。</p> <p>注: 一旦 LOCK 级别 (TIM1_BDTR 寄存器中的 LOCK[1:0]位) 设为 01b、10b 或 11b, 则不能修改</p>	0

			这些位。	
--	--	--	------	--

9.4.18 DMA 控制寄存器 (TIM1_DMCFGR)

偏移地址: 0x48

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			DBL [4:0]				Reserved			DBA [4:0]					

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0
[12:8]	DBL [4:0]	RW	DMA 连续传送的长度, 实际值为此域的值+1。	0
[7:5]	Reserved	RO	保留。	0
[4:0]	DBA [4:0]	RW	这些位定义了 DMA 在连续模式下从控制寄存器 1 所在地址的偏移量。	0

9.4.19 连续模式的 DMA 地址寄存器 (TIM1_DMAADR)

偏移地址: 0x4C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMAB [15:0]															

位	名称	访问	描述	复位值
[15:0]	DMAB [15:0]	RW	连续模式下, DMA 的地址。	0

第 10 章 通用定时器 (GPTM)

通用定时器模块包含一个 16 位可自动重载的定时器 TIM2，用于测量脉冲宽度或者产生特定频率的脉冲、PWM 波等。可用于自动化控制、电源等领域。


10.1 主要特征

通用定时器的主要特征包括：

- 16 位自动重装计数器，支持增计数模式
- 16 位预分频器，分频系数从 1~65536 之间动态可调
- 支持两路独立的比较捕获通道
- 每路比较捕获通道支持多种工作模式，比如：输入捕获、输出比较、PWM 生成和单脉冲输出
- 支持外部信号控制定时器
- 支持定时器之间的级联和同步
- 支持简单的死区控制

10.2 原理和结构

图 10-1 通用定时器的结构框图



10.2.1 概述

如图 10-1 所示，通用定时器的结构大致可以分为三部分，即输入时钟部分，核心计数器部分和比较捕获通道部分。

通用定时器的时钟可以来自于 HB 总线时钟 (CK_INT)，可以来自于其他具有时钟输出功能的定时器 (ITRx)，还可以来自于比较捕获通道的输入端 (TIM2_CHx)。这些输入的时钟信号经过各种设定的滤波分频等操作后成为 CK_PSC 时钟，输出给核心计数器部分。

通用定时器的核心是一个 16 位计数器 (CNT)。CK_PSC 经过预分频器 (PSC) 分频后，成为 CK_CNT 再最终输给 CNT，CNT 支持增计数模式，并有一个自动重装值寄存器 (ATRLR) 在每个计数周期结束后为 CNT 重装初始值。

通用定时器拥有两组比较捕获通道，每组比较捕获通道都可以从专属的引脚上输入脉冲，也可以向引脚输出波形，即比较捕获通道支持输入和输出模式。比较捕获寄存器每个通道的输入都支持滤波、分频、边沿检测等操作，并支持通道间的互触发，还能为核心计数器 CNT 提供时钟。每个比较捕获通道都拥有一组比较捕获寄存器 (CHxCVR)，支持与主计数器 (CNT) 进行比较而输出脉冲。

10.2.2 通用定时器和高级定时器的区别


与高级定时器相比，通用定时器缺少以下功能：

- 1) 通用定时器缺少对核心计数器的计数周期进行计数的重复计数寄存器。
- 2) 通用定时器没有刹车信号机制。
- 3) 通用定时器没有编码器模式。
- 4) 通用定时器不支持在多种模式下使用 DMA。
- 5) 通用定时器 16 位自动重装计数器不支持减计数模式和增减计数模式。
- 6) 通用定时器不支持外部时钟引脚 (ETR) 输入时钟。

10.2.3 时钟输入

本节论述 CK_PSC 的来源。此处截取通用定时器的整体结构框图的时钟源部分。

图 10-2 通用定时器 CK_PSC 来源框图



可选的输入时钟可以分为 3 类：

- 1) 内部 HB 时钟输入路线：CK_INT；
- 2) 来自比较捕获通道引脚 (TIM2_CHx) 的路线：TIM2_CHx → TIx → TIxFPx；
- 3) 来自内部其他定时器的输入：ITRx。

通过决定 CK_PSC 来源的 SMS 的输入脉冲选择可以将实际的操作分为三类：

- 1) 选择内部时钟源 (CK_INT)；
- 2) 外部时钟源模式 1；

上文提到的 2 种时钟源来源都可通过这 2 种操作选定。

10.2.3.1 内部时钟源 (CK_INT)

如果将 SMS 域保持为 000b 时启动通用定时器，那么就是选定内部时钟源 (CK_INT) 为时钟。此时 CK_INT 就是 CK_PSC。

10.2.3.2 外部时钟源模式 1

如果将 SMS 域设置为 111b 时，就会启用外部时钟源模式 1。启用外部时钟源 1 时，TRGI 被选定为 CK_PSC 的来源，值得注意的，用户还需要通过配置 TS 域来选择 TRGI 的来源。TS 域可选择以下几种脉冲作为时钟来源：

- 1) 内部触发 (ITRx, x 为 0, 1, 2, 3)；
- 2) 比较捕获通道 1 经过边缘检测器后的信号 (TI1F_ED)；
- 3) 比较捕获通道的信号 TI1FP1、TI2FP2；


10.2.3 计数器和周边

CK_PSC 输入给预分频器 (PSC) 进行分频。PSC 是 16 位的，实际的分频系数相当于 R16_TIM2_PSC 的值+1。CK_PSC 经过 PSC 会成为 CK_INT。更改 R16_TIM1_PSC 的值并不会实时生效，而会在更新事件后更新给 PSC。更新事件包括 UG 位清零和复位。

10.2.4 比较捕获通道

比较捕获通道是定时器实现复杂功能的核心，它的核心是比较捕获寄存器，辅以外围输入部分的数字滤波，分频和通道间复用，输出部分的比较器和输出控制组成。比较捕获通道的结构框图如图 10-3 所示。

图 10-3 比较捕获通道的结构框图




信号从通道 x 引脚输入进来后可选做为 TI_x (TI_1 的来源可以不只是 CH_1 , 见定时器的框图 10-1), TI_1 经过滤波器 (ICF[3:0]) 生成 TI_{1F} , 再经过边沿检测器分成 TI_{1F_Rising} 和 $TI_{1F_Falling}$, 这两个信号经过选择 (CC1P) 生成 TI_{1FP1} , TI_{1FP1} 和来自通道 2 的 TI_{2FP1} 一起送给 CC1S 选择成为 IC_1 , 经过 ICPS 分频后送给比较捕获寄存器。

比较捕获寄存器由一个预装载寄存器和一个影子寄存器组成, 读写过程仅操作预装载寄存器。在捕获模式下, 捕获发生在影子寄存器上, 然后复制到预装载寄存器; 在比较模式下, 预装载寄存器的内容被复制到影子寄存器中, 然后影子寄存器的内容与核心计数器 (CNT) 进行比较。

10.2.5 互补输出和死区

2 个通道一般有两个输出引脚, 能够输出两个互补带死区的信号 (OC_x 和 OC_{xN}), 通过 CO_xP 和 CO_{xNP} 位独立进行极性控制, 通过设置 DT_x 位能够设置死区时间大小。



10.3 功能和实现

通用定时器复杂功能的实现都是对定时器的比较捕获通道、时钟输入电路和计数器及周边组件进行操作实现的。定时器的时钟输入可以来自于包括比较捕获通道的输入在内的多个时钟源。对比较捕获寄存通道和时钟源选择的操作直接决定其功能。比较捕获通道是双向的，可以工作在输入和输出模式。

10.3.1 输入捕获模式

输入捕获模式是定时器的基本功能之一。输入捕获模式的原理是，当检测到 ICxPS 信号上确定的边沿后，则产生捕获事件，计数器当前的值会被锁存到比较捕获寄存器（R16_TIM2_CHCTLRx）中。发生捕获事件时，CCxIF（在 R16_TIM2_INTFR 中）被置位，如果使能了中断，还会产生相应中断。如果发生捕获事件时，CCxIF 已经被置位了，那么 CCxOF 位会被置位。CCxIF 可由软件清除，也可以通过读取比较捕获寄存器由硬件清除。CCxOF 由软件清除。

举个例子来说明使用输入捕获模式的步骤，如下：

- 1) 配置 CCxS 域，选择 ICx 信号的来源。比如设为 10b，选择 TI1FP1 作为 IC1 的来源，不可以使用默认设置，CCxS 域默认是使比较捕获模块作为输出通道；
- 2) 配置 ICxF 域，设定 TI 信号的数字滤波器。数字滤波器会以确定的频率，采样确定的次数，再输出一个跳变。这个采样频率和次数是通过 ICxF 来确定的；
- 3) 配置 CCxP 位，设定 TIxFPx 的极性。比如保持 CC1P 位为低，选择上升沿跳变；
- 4) 配置 ICxPS 域，设定 ICx 信号成为 ICxPS 之间的分频系数。比如保持 ICxPS 为 00b，不分频；
- 5) 配置 CCxE 位，允许捕获核心计数器（CNT）的值到比较捕获寄存器中。置 CC1E 位；
- 6) 根据需要配置 CCxIE 和 CCxDE 位，决定是否允许使能中断。

至此已经将比较捕获通道配置完成。

当 TI1 输入了一个被捕获的脉冲时，核心计数器（CNT）的值会被记录到比较捕获寄存器中，CC1IF 被置位，当 CC1IF 在之前就已经被置位时，CC1OF 位也会被置位。如果 CC1IE 位，那么会产生一个中断。可以通过写事件产生寄存器的方式（R16_TIM2_SWEVGR）的方式由软件产生一个输入捕获事件。

10.3.2 比较输出模式

比较输出模式是定时器的基本功能之一。比较输出模式的原理是在核心计数器（CNT）的值与比较捕获寄存器的值一致时，输出特定的变化或波形。OCxM 域（在 R16_TIM2_CHCTLRx 中）和 CCxP 位（在 R16_TIM2_CCER 中）决定输出的是确定的高低电平还是电平翻转。产生比较一致事件时还会置 CCxIF 位，如果预先置了 CCxIE 位，则会产生一个中断。

配置为比较输出模式的步骤为下：

- 1) 配置核心计数器（CNT）的时钟源和自动重装值；
- 2) 设置好需要对比的计数值到比较捕获寄存器（R16_TIM2_CHxVCR）中；
- 3) 如果需要产生中断，置 CCxIE 位；
- 4) 保持 OCxPE 为 0，禁用比较捕获寄存器的预装载寄存器；
- 5) 设定输出模式，设置 OCxM 域和 CCxP 位；

- 6) 使能输出, 置 CCxE 位;
- 7) 置 CEN 位启动定时器。

10.3.3 强制输出模式

定时器的比较捕获通道的输出模式可以由软件强制输出确定的电平, 而不依赖比较捕获寄存器的影子寄存器和核心计数器的比较。

具体的做法是将 OCxM 置为 100b, 即为强制将 OCxREF 置为低; 或者将 OCxM 置为 101b, 即为强制将 OCxREF 置为高。

需要注意的是, 将 OCxM 强制置为 100b 或者 101b, 内部主计数器和比较捕获寄存器的比较过程还在进行, 相应的标志位还在置位, 中断还在产生。

10.3.4 PWM 输入模式

PWM 输入模式是用来测量 PWM 的占空比和频率的, 是输入捕获模式的一种特殊情况。除下列区别外, 操作和输入捕获模式相同: PWM 占用两个比较捕获通道, 且两个通道的输入极性设为相反, 其中一个信号被设为触发输入, SMS 设为复位模式。

例如, 测量从 TI1 输入的 PWM 波的周期和频率, 需要进行以下操作:

- 1) 将 TI1 (TI1FP1) 设为 IC1 信号的输入。将 CC1S 置为 01b;
- 2) 将 TI1FP1 置为上升沿有效。将 CC1P 保持为 0;
- 3) 将 TI1 (TI1FP2) 置为 IC2 信号的输入。将 CC2S 置为 10b;
- 4) 选 TI1FP2 置为下降沿有效。将 CC2P 置为 1;
- 5) 时钟源的来源选择 TI1FP1。将 TS 设为 101b;
- 6) 将 SMS 设为复位模式, 即 100b;
- 7) 使能输入捕获。CC1E 和 CC2E 置位。

10.3.5 PWM 输出模式

PWM 输出模式是定时器的基本功能之一。PWM 输出模式最常见的是使用重装值确定 PWM 频率, 使用捕获比较寄存器确定占空比的方法。将 OCxM 域中置 110b 或者 111b 使用 PWM 模式 1 或者模式 2, 置 OCxPE 位使能预装载寄存器, 最后置 ARPE 位使能预装载寄存器的自动重载。在发生一个更新事件时, 预装载寄存器的值才能被送到影子寄存器, 所以在核心计数器开始计数之前, 需要置 UG 位来初始化所有寄存器。


● 边沿对齐

使用边沿对齐时, 核心计数器增计数, 在 PWM 模式 1 的情景下, 在核心计数器的值大于比较捕获寄存器时, OCxREF 上升为高; 当核心计数器的值小于比较捕获寄存器时 (比如核心计数器增长到 R16_TIM2_ATRLR 的值而恢复成全 0 时), OCxREF 下降为低。

10.3.6 单脉冲模式

单脉冲模式可以响应一个特定的事件, 在一个延迟之后产生一个脉冲, 延迟和脉冲的宽度可编程。置 OPM 位可以使核心计数器在产生下一个更新事件 UEV 时 (计数器翻转到 0) 停止。

图 10-4 事件产生和脉冲响应



如图 10-4 所示，需要在 TI2 输入引脚上检测到一个上升沿开始，延迟 T_{delay} 之后，在 OC1 上产生一个长度为 T_{pulse} 的正脉冲：

- 1) 设定 TI2 为触发。置 CC2S 域为 01b，把 TI2FP2 映射到 TI2；置 CC2P 位为 0b，TI2FP2 设为上升沿检测；置 TS 域为 110b，TI2FP2 设为触发源；置 SMS 域为 110b，TI2FP2 被用来启动计数器；
- 2) T_{delay} 由比较捕获寄存器定义， T_{pulse} 由自动重装值寄存器的值和比较捕获寄存器的值确定。

10.3.8 定时器同步模式

定时器能够输出时钟脉冲 (TRG0)，也能接收其他定时器的输入 (ITRx)。不同的定时器的 ITRx 的来源 (别的定时器的 TRG0) 是不一样的。定时器内部触发连接如表 10-2 所示。

表 10-1 GTPM 内部触发连接

从定时器	ITR0 (TS=000)	ITR1 (TS=001)	ITR2 (TS=010)	ITR3 (TS=011)
TIM2	TIM1			

10.3.9 调试模式

当系统进入调试模式时，根据 DBG 模块的设置可以控制定时器继续运转或者停止。

10.4 寄存器描述

表 10-2 TIM2 相关寄存器列表

名称	偏移地址	描述	复位值
R16_TIM2_CTLR1	0x40000000	TIM2 控制寄存器 1	0x0000
R16_TIM2_SMCFR	0x40000008	TIM2 从模式控制寄存器	0x0000
R16_TIM2_DMAINTENR	0x4000000C	TIM2 中断使能寄存器	0x0000
R16_TIM2_INTFR	0x40000010	TIM2 中断状态寄存器	0x0000
R16_TIM2_SWEVGR	0x40000014	TIM2 事件产生寄存器	0x0000
R16_TIM2_CHCTLR1	0x40000018	TIM2 比较/捕获控制寄存器 1	0x0000
R16_TIM2_CCER	0x40000020	TIM2 比较/捕获使能寄存器	0x0000
R16_TIM2_CNT	0x40000024	TIM2 计数器	0x0000
R16_TIM2_PSC	0x40000028	TIM2 计数时钟预分频器	0x0000
R16_TIM2_ATRLR	0x4000002C	TIM2 自动重装值寄存器	0xFFFF

R32_TIM2_CH1CVR	0x40000034	TIM2 比较/捕获寄存器 1	0x00000000
R32_TIM2_CH2CVR	0x40000038	TIM2 比较/捕获寄存器 2	0x00000000

10.4.1 控制寄存器 1 (TIM2_CTLR1)

偏移地址: 0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CAPLV L	CAPO V	Reserved	CO2NE	CO1NE	CKD[1:0]	ARPE	Reserved	OPM	URS	UDIS	CEN				

位	名称	访问	描述	复位值
15	CAPLVL	RW	双沿捕获模式下, 捕获电平指示使能。 0: 关闭指示功能; 1: 使能指示功能。 注: 使能后, CHxCVR 中的[16]指示捕获值对应的电平。	0
14	CAPOV	RW	捕获值模式配置。 0: 捕获值为实际计数器的值; 1: 当捕获前产生计数器溢出时, CHxCVR 值为 0xFFFF。	0
[13:12]	Reserved	RO	保留。	0
11	CO2NE	RW	互补输出功能-通道 2 和互补通道输出使能位: 0: 通道 2 的死区功能关闭。 1: 通道 2 的死区功能使能。	0
10	CO1NE	RW	互补输出功能-通道 1 和互补通道输出使能位: 0: 通道 1 的死区功能关闭。 1: 通道 1 的死区功能使能。	0
[9:8]	CKD[1:0]	RW	这 2 位定义在定时器时钟(CK_INT)频率、数字滤波器所用的采样时钟之间的分频比例。 00: Tdts=Tck_int; 01: Tdts= 2xTck_int; 10: Tdts= 4xTck_int; 11: 保留。	0
7	ARPE	RW	自动重装预装使能位。 0: 禁止自动重装值寄存器 (ATRLR); 1: 使能自动重装值寄存器 (ATRLR)。	0
[6:4]	Reserved	RO	保留。	0
3	OPM	RW	单脉冲模式。 0: 在发生下一次更新事件时, 计数器不停止; 1: 在发生下一次更新事件(清除 CEN 位)时, 计数器停止。	0
2	URS	RW	更新请求源, 软件通过该位选择 UEV 事件的源。 0: 如果使能了更新中断请求, 则下述任一事件产生更新中断请求: -计数器溢出/下溢 -设置 UG 位	0

			-从模式控制器产生的更新 1: 如果使能了更新中断请求, 则只有计数器溢出/下溢才产生更新中断请求。	
1	UDIS	RW	禁止更新, 软件通过该位允许/禁止 UEV 事件的产生。 0: 允许 UEV。更新(UEV)事件由下述任一事件产生: -计数器溢出/下溢 -设置 UG 位 -从模式控制器产生的更新 具有缓存的寄存器被装入它们的预装载值。 1: 禁止 UEV。不产生更新事件, 各寄存器(ATRLR、PSC、CHCTLRx)保持它们的值。如果设置了 UG 位或从模式控制器发出了一个硬件复位, 则计数器和预分频器被重新初始化。	0
0	GEN	RW	使能计数器 (Counter enable)。 0: 禁止计数器。 1: 使能计数器; 注: 在软件设置了 GEN 位后, 外部时钟、门控模式才能工作。触发模式可以自动地通过硬件设置 GEN 位。	0

10.4.2 从模式控制寄存器 (TIM2_SMCFR)

偏移地址: 0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DT2			DT1			Reserved		TS[2:0]		Reserved		SMS[2:0]			

位	名称	访问	描述	复位值
[15:12]	DT2	RW	通道 2 死区时间设置: T 为 TIM2 模块时钟。 0000: 死区时间为 1*T; 0001: 死区时间为 2*T; ... 1110: 死区时间为 15*T; 1111: 死区时间为 16*T。 注: 死区宽度须小于有效电平宽度。	0000
[11:8]	DT1	RW	通道 1 死区时间设置: T 为 TIM2 模块时钟。 0000: 死区时间为 1*T; 0001: 死区时间为 2*T; ... 1110: 死区时间为 15*T; 1111: 死区时间为 16*T。 注: 死区宽度须小于有效电平宽度。	0000
7	Reserved	RO	保留。	0
[6:4]	TS[2:0]	RW	触发选择域, 这 3 位选择用于同步计数器的触发输入源。	0

			000: 内部触发 0 (ITR0); 001: 内部触发 1 (ITR1); 010: 内部触发 2 (ITR2); 011: 内部触发 3 (ITR3); 100: TI1 的边沿检测器 (TI1F_ED); 101: 滤波后的定时器输入 1 (TI1FP1); 110: 滤波后的定时器输入 2 (TI2FP2); 111: 保留; 以上只有在 SMS 为 0 时改变。	
3	Reserved	RO	保留。	0
[2:0]	SMS[2:0]	RW	输入模式选择域。选择核心计数器的时钟和触发模式。 000: 由内部时钟 CK_INT 驱动; 001: 保留; 010: 保留; 011: 保留; 100: 复位模式, 触发输入 (TRGI) 的上升沿将初始化计数器, 并且产生一个更新寄存器的信号; 101: 门控模式, 当触发输入 (TRGI) 为高时, 计数器的时钟开启; 在触发输入变为低, 计数器停止, 计数器的启停都是受控的; 110: 触发模式, 计数器在触发输入 TRGI 的上升沿启动, 只有计数器的启动是受控的; 111: 外部时钟模式 1, 选中的触发输入 (TRGI) 的上升沿驱动计数器。	0

10.4.3 中断使能寄存器 (TIM2_DMAINTENR)

偏移地址: 0x0C

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved					TIE	Reserved			CC2IE	CC1IE	UIE
----------	--	--	--	--	-----	----------	--	--	-------	-------	-----

位	名称	访问	描述	复位值
[15:7]	Reserved	RO	保留。	0
6	TIE	RW	触发中断使能位。 1: 使能触发中断; 0: 禁止触发中断。	0
[5:3]	Reserved	RO	保留。	0
2	CC2IE	RW	比较捕获通道 2 中断使能位。 1: 允许比较捕获通道 2 中断; 0: 禁止比较捕获通道 2 中断。	0
1	CC1IE	RW	比较捕获通道 1 中断使能位。 1: 允许比较捕获通道 1 中断; 0: 禁止比较捕获通道 1 中断。	0
0	UIE	RW	更新中断使能位。 1: 允许更新中断;	0

			0: 禁止更新中断。	
--	--	--	------------	--

10.4.4 中断状态寄存器 (TIM2_INTFR)

偏移地址: 0x10

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved					CC20F	CC10F	Reserved	TIF	Reserved			CC21F	CC11F	UIF	

位	名称	访问	描述	复位值
[15:11]	Reserved	RO	保留。	0
10	CC20F	RWO	比较捕获通道 2 重复捕获标志位。	0
9	CC10F	RWO	比较捕获通道 1 重复捕获标志位, 仅用于比较捕获通道被配置为输入捕获模式时。该标记由硬件置位, 软件写 0 可清除此位。 1: 计数器的值被捕获到捕获比较寄存器时, CC11F 的状态已经被置位; 0: 无重复捕获产生。	0
[8:7]	Reserved	RO	保留。	0
6	TIF	RWO	触发器中断标志位, 当发生触发事件时由硬件对该位置位, 由软件清零。触发事件包括从除门控模式外的其它模式时, 在 TRGI 输入端检测到有效边沿, 或门控模式下的任一边沿。 1: 触发器事件产生; 0: 无触发器事件产生。	0
[5:3]	Reserved	RO	保留。	0
2	CC21F	RWO	比较捕获通道 2 中断标志位。	0
1	CC11F	RWO	比较捕获通道 1 中断标志位。 如果比较捕获通道配置为输出模式, 当计数器值与比较值匹配时该位由硬件置位, 但在中心对称模式下除外。该位由软件清零。 1: 核心计数器的值与比较捕获寄存器 1 的值匹配; 0: 无匹配发生。 如果比较捕获通道 1 配置为输入模式, 当捕获事件发生时该位由硬件置位, 它由软件清零或通过读比较捕获寄存器清零。 1: 计数器值已被捕获比较捕获寄存器 1; 0: 无输入捕获产生。	0
0	UIF	RWO	更新中断标志位, 当产生更新事件时该位由硬件置位, 由软件清零。 1: 更新中断产生; 0: 无更新事件产生。 以下情形会产生更新事件: 若 UDIS=0, 当重复计数器数值上溢或下溢时; 若 URS=0、UDIS=0, 当置 UG 位时, 或当通过软件对计数器核心计数器重新初始化时; 若 URS=0、UDIS=0, 当计数器 CNT 被触发事件重新	0

			初始化时。	
--	--	--	-------	--

10.4.5 事件产生寄存器 (TIM2_SWEVGR)

偏移地址: 0x14

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									TG	Reserved			CC2G	CC1G	UG

位	名称	访问	描述	复位值
[15:7]	Reserved	RO	保留。	0
6	TG	WO	触发事件产生位, 该位由软件置位, 硬件清零, 用于产生一个触发事件。 1: 产生一个触发事件, TIF 被置位, 若使能对应的中断, 则产生相应的中断; 0: 无动作。	0
[5:3]	Reserved	RO	保留。	0
2	CC2G	WO	比较捕获事件产生位 2。产生比较捕获事件 2。	0
1	CC1G	WO	比较捕获事件产生位 1, 产生比较捕获事件 1。该位由软件置位, 由硬件清零。用于产生一个比较捕获事件。 1: 在比较捕获通道 1 上产生一个比较捕获事件: 若比较捕获通道 1 配置为输出: 置 CC1IF 位。若使能对应的中断, 则产生相应的中断; 若比较捕获通道 1 配置为输入: 当前核心计数器的值被捕获至比较捕获寄存器 1; 置 CC1IF 位, 若使能了对应的中断, 则产生相应的中断。若 CC1IF 已经置位, 则置 CC1OF 位。 0: 无动作。	0
0	UG	WO	更新事件产生位, 产生更新事件。该位由软件置位, 由硬件自动清零。 1: 初始化计数器, 并产生一个更新事件; 0: 无动作。 <i>注: 预分频器的计数器也被清零, 但是预分频系数不变。若在中心对称模式下或增计数模式下则核心计数器被清零; 若减计数模式下则核心计数器取重装值寄存器的值。</i>	0

10.4.6 比较/捕获控制寄存器 1 (TIM2_CHCTLR1)

偏移地址: 0x18

通道可用于输入(捕获模式)或输出(比较模式), 通道的方向由相应的 CCxS 位定义。该寄存器其它位的作用在输入和输出模式下不同。OCxx 描述了通道在输出模式下的功能, ICxx 描述了通道在输入模式下的功能。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	OC2M[2:0]	OC2PE	OC2FE	CC2S[1:0]	Reserved	OC1M[2:0]	OC1PE	OC1FE	CC1S[1:0]						

IC2F[3:0]	IC2PSC[1:0]	IC1F[3:0]	IC1PSC[1:0]
-----------	-------------	-----------	-------------

比较模式（引脚方向为输出）：

位	名称	访问	描述	复位值
15	Reserved	RO	保留。	0
[14:12]	OC2M[2:0]	RW	<p>比较捕获通道 2 模式设置域。</p> <p>该 3 位定义了输出参考信号 OC2REF 的动作，而 OC2REF 决定了 OC2、OC2N 的值。OC2REF 是高电平有效，而 OC2 和 OC2N 的有效电平取决于 CC2P、CC2NP 位。</p> <p>000：冻结。比较捕获寄存器的值与核心计数器间的比较值对 OC2REF 不起作用；</p> <p>001：强制设为有效电平。当核心计数器与比较捕获寄存器 1 的值相同时，强制 OC2REF 为高；</p> <p>010：强制设为无效电平。当核心计数器的值与比较捕获寄存器 1 相同时，强制 OC2REF 为低；</p> <p>011：翻转。当核心计数器与比较捕获寄存器 1 的值相同时，翻转 OC1REF 的电平。</p> <p>100：强制为无效电平。强制 OC2REF 为低。</p> <p>101：强制为有效电平。强制 OC2REF 为高。</p> <p>110：PWM 模式 1：在向上计数时，一旦核心计数器大于比较捕获寄存器的值时通道 2 为无效电平，否则为有效电平。</p> <p>111：PWM 模式 2：在向上计数时，一旦核心计数器大于比较捕获寄存器的值时，通道 2 为有效电平，否则为无效电平。</p> <p>注：一旦 LOCK 级别设为 3 并且 CC2S=00b 则该位不能被修改。在 PWM 模式 1 或 PWM 模式 2 中，只有当比较结果改变了或在输出比较模式中从冻结模式切换到 PWM 模式时，OC2REF 电平才改变。</p>	0
11	OC2PE	RW	<p>比较捕获寄存器 1 预装载使能位。</p> <p>1：开启比较捕获寄存器 1 的预装载功能，读写操作仅对预装载寄存器操作，比较捕获寄存器 1 的预装载值在更新事件到来时被加载至当前影子寄存器中；</p> <p>0：禁止比较捕获寄存器 1 的预装载功能，可随时写入比较捕获寄存器 1，并且新写入的数值立即起作用。</p> <p>注：一旦 LOCK 级别设为 3 并且 CC2S=00，则该位不能被修改。仅仅在单脉冲模式下 (OPM=1) 可以在未确认预装载寄存器情况下使用 PWM 模式，否则其动作不确定。</p>	0
10	OC2FE	RW	<p>比较捕获通道 2 快速使能位，该位用于加快比较捕获通道输出对触发输入事件的响应。</p> <p>1：输入到触发器的有效沿的作用就像发生了一次比</p>	0

			较匹配。因此，OC 被设置为比较电平而与比较结果无关。采样触发器的有效沿和比较捕获通道 2 输出间的延时被缩短为 3 个时钟周期； 0: 根据计数器与比较捕获寄存器 1 的值，比较捕获通道 2 正常操作，即使触发器是打开的。当触发器的输入有一个有效沿时，激活比较捕获通道 2 输出的最小延时为 5 个时钟周期。 OC2FE 只在通道被配置成 PWM1 或 PWM2 模式时起作用。	
[9:8]	CC2S[1:0]	RW	比较捕获通道 2 输入选择域。 00: 比较捕获通道 2 被配置为输出； 01: 比较捕获通道 2 被配置为输入，IC2 映射在 T12 上； 10: 比较捕获通道 2 被配置为输入，IC2 映射在 T11 上； 11: 比较捕获通道 2 被配置为输入，IC2 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时(由 TS 位选择)。 <i>注: 比较捕获通道 2 仅在通道关闭时(CC2E 为零时)才是可写的。</i>	0
7	Reserved	RO	保留。	0
[6:4]	OC1M[2:0]	RW	比较捕获通道 1 模式设置域。	0
3	OC1PE	RW	比较捕获寄存器 1 预装载使能位。	0
2	OC1FE	RW	比较捕获通道 1 快速使能位。	0
[1:0]	CC1S[1:0]	RW	比较捕获通道 1 输入选择域。	0

捕获模式（引脚方向为输入）：

位	名称	访问	描述	复位值
[15:12]	IC2F[3:0]	RW	输入捕获滤波器 2 配置域，这几位设置了 T11 输入的采样频率及数字滤波器长度。数字滤波器由一个事件计数器组成，它记录到 N 个事件后会产生一个输出的跳变。 0000: 无滤波器，以 fDTS 采样； 1000: 采样频率 $F_{sampling}=F_{dts}/8$, N=6； 0001: 采样频率 $F_{sampling}=F_{ck_int}$, N=2； 1001: 采样频率 $F_{sampling}=F_{dts}/8$, N=8； 0010: 采样频率 $F_{sampling}=F_{ck_int}$, N=4； 1010: 采样频率 $F_{sampling}=F_{dts}/16$, N=5； 0011: 采样频率 $F_{sampling}=f=F_{ck_int}$, N=8； 1011: 采样频率 $F_{sampling}=F_{dts}/16$, N=6； 0100: 采样频率 $F_{sampling}=F_{dts}/2$, N=6； 1100: 采样频率 $F_{sampling}=F_{dts}/16$, N=8； 0101: 采样频率 $F_{sampling}=F_{dts}/2$, N=8； 1101: 采样频率 $F_{sampling}=F_{dts}/32$, N=5； 0110: 采样频率 $F_{sampling}=F_{dts}/4$, N=6；	0

			1110: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/32$, $N=6$; 0111: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/4$, $N=8$; 1111: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/32$, $N=8$ 。	
[11:10]	IC2PSC[1:0]	RW	比较捕获通道 2 预分频配置域, 这 2 位定义了比较捕获通道 2 的预分频系数。一旦 CC1E=0, 则预分频器复位。 00: 无预分频器, 捕获输入口上检测到的每一个边沿都触发一次捕获; 01: 每 2 个事件触发一次捕获; 10: 每 4 个事件触发一次捕获; 11: 每 8 个事件触发一次捕获。	0
[9:8]	CC2S[1:0]	RW	比较捕获通道 2 输入选择域, 这 2 位定义通道的方向(输入/输出), 及输入脚的选择。 00: 比较捕获通道 1 通道被配置为输出; 01: 比较捕获通道 1 通道被配置为输入, IC1 映射在 TI1 上; 10: 比较捕获通道 1 通道被配置为输入, IC1 映射在 TI2 上; 11: 比较捕获通道 1 通道被配置为输入, IC1 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时(由 TS 位选择)。 <i>注: CC1S 仅在通道关闭时(CC1E 为 0)才是可写的。</i>	0
[7:4]	IC1F[3:0]	RW	输入捕获滤波器 1 配置域。	0
[3:2]	IC1PSC[1:0]	RW	比较捕获通道 1 预分频配置域。	0
[1:0]	CC1S[1:0]	RW	比较捕获通道 1 输入选择域。	0

10.4.7 比较/捕获使能寄存器 (TIM2_CCER)

偏移地址: 0x20

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				CO2NP	CO1NP	CO2P	CO1P	CC2P	CC2E	Reserved		CC1P	CC1E		

位	名称	访问	描述	复位值
[15:10]	Reserved	RO	保留。	0
9	CO2NP	RW	互补输出功能-通道 2 互补通道输出极性设置位: 0: 高电平有效。 1: 低电平有效。	0
8	CO1NP	RW	互补输出功能-通道 1 互补通道输出极性设置位: 0: 高电平有效。 1: 低电平有效。	0
7	CO2P	RW	互补输出功能-通道 2 输出极性设置位: 0: 高电平有效。 1: 低电平有效。	0
6	CO1P	RW	互补输出功能-通道 1 输出极性设置位: 0: 高电平有效。 1: 低电平有效。	0

5	CC2P	RW	比较捕获通道 2 输出极性设置位。	0
4	CC2E	RW	比较捕获通道 2 输出使能位。	0
[3:2]	Reserved	RO	保留。	0
1	CC1P	RW	比较捕获通道 1 输出极性设置位。 CC1 通道配置为输出： 1: OC1 低电平有效； 0: OC1 高电平有效。 CC1 通道配置为输入： 该位选择是 IC1 还是 IC1 的反相信号作为触发或捕获信号。 1: 反相：捕获发生在 IC1 的下降沿；当用作外部触发器时，IC1 反相。 0: 不反相：捕获发生在 IC1 的上升沿；当用作外部触发器时，IC1 不反相。	0
0	CC1E	RW	比较捕获通道 1 输出使能位。 CC1 通道配置为输出： 1: 开启：OC1 信号输出到对应的输出引脚。 0: 关闭：OC1 禁止输出。 CC1 通道配置为输入： 该位决定了计数器的值是否能捕获入 TIM2_CCR1 寄存器。 1: 捕获使能； 0: 捕获禁止。	0

10.4.8 通用定时器的计数器 (TIM2_CNT)

偏移地址：0x24

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CNT[15:0]

位	名称	访问	描述	复位值
[15:0]	CNT[15:0]	RW	定时器的计数器的实时值。	0

10.4.9 计数时钟预分频器 (TIM2_PSC)

偏移地址：0x28

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

PSC[15:0]

位	名称	访问	描述	复位值
[15:0]	PSC[15:0]	RW	定时器的预分频器的分频系数；计数器的时钟频率等于分频器的输入频率/(PSC+1)。	0

10.4.10 自动重装值寄存器 (TIM2_ATRLR)

偏移地址：0x2C

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ATRLR[15:0]

位	名称	访问	描述	复位值
[15:0]	ATRLR[15:0]	RW	ATRLR[15:0]的值将会被装入计数器, ATRLR 何时动作和更新请阅读 10.2.4 节; ATRLR 为空时, 计数器停止。	0xFFFF

10.4.11 比较/捕获寄存器 1 (TIM2_CH1CVR)

偏移地址: 0x34

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved

LEVEL1

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CH1CVR[15:0]

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LEVEL1	RO	捕获值对应的电平指示 bit	0
[15:0]	CH1CVR[15:0]	RW	比较捕获寄存器通道 1 的值。	0

10.4.12 比较/捕获寄存器 2 (TIM2_CH2CVR)

偏移地址: 0x38

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved

LEVEL2

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CH2CVR[15:0]

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LEVEL2	RO	捕获值对应的电平指示 bit	0
[15:0]	CH2CVR[15:0]	RW	比较捕获寄存器通道 2 的值。	0

第 11 章 通用异步收发器 (USART)


该模块包含 1 个通用异步收发器 USART。

11.1 主要特征

- 全双工或半双工的异步通信
- NRZ 数据格式
- 分数波特率发生器，最高 3Mbps
- 可编程数据长度
- 可配置的停止位
- 支持 LIN, IrDA 编码器
- 支持 DMA
- 多种中断源

11.2 概述

图 11-1 通用异步收发器的结构框图



当 TE（发送使能位）置位时，发送移位寄存器里的数据在 TX 引脚上输出。在发送时，最先移出的是最低有效位，每个数据帧都由一个低电平的起始位开始，然后发送器根据 M（字长）位上的

设置发送八位或九位的数据字，最后是数目可配置的停止位。如果配有奇偶检验位，数据字的最后一位为校验位。在 TE 置位后会发送一个空闲帧，空闲帧是 10 位或 11 位高电平，包含停止位。断开帧是 10 位或 11 位低电平，后跟着停止位。

11.3 波特率发生器

收发器的波特率 = $HCLK / (16 * USARTDIV)$ ，HCLK 是 HB 的时钟。USARTDIV 的值是根据 USART_BRR 中的 DIV_M 和 DIV_F 两个域决定的，具体计算的公式为：

$$USARTDIV = DIV_M + (DIV_F / 16)$$

需要注意的是，波特率产生器产生的比特率不一定能刚好生成用户所需要的波特率，这其中可能是存在偏差。除了尽量取接近的值，减小偏差的方法还可以是增大 HB 的时钟。比如设定波特率为 115200bps 的时，USARTDIV 的值设为 39.0625，在最高频率时可以得到刚好 115200bps 的波特率，但是如果你需要 921600bps 的波特率时，计算的 USARTDIV 是 4.88，但是实际上在 USART_BRR 里填入的值最接近只能是 4.875，实际产生的波特率是 923076bps，误差达到 0.16%。

发送方发出的串口波形传到接收端时，接收方和发送方的波特率是有一定误差的。误差主要来自三个方面：接收方和发送方实际的波特率不一致；接收方和发送方的时钟有误差；波形在线路中产生的变化。外设模块的接收器是有一定接收容差能力的，当以上三个方面产生的总偏差之和小于模块的容差能力极限时，这个总偏差不影响收发。模块的容差能力极限受是否采用分数波特率和 M 位（数据域字长）影响，采用分数波特率和使用 9 位数据域长度会使容差能力极限降低，但不低于 3%。

11.4 单线半双工模式

半双工模式支持使用单个引脚（只使用 TX 引脚）来接收和发送，TX 引脚和 RX 引脚在芯片内部连接。

开启半双工模式的方式是对控制寄存器 3（R32_USARTx_CTLR3）的 HDSEL 位置位，但同时需要关闭 LIN 模式、红外模式，即保证 IREN 位处于复位状态，这位在控制寄存器 3（R32_USART_CTLR3）中。

设置成半双工模式之后，需要把 TX 的 IO 口设置成复用输出高模式。在 TE 置位的情况下，只要将数据写到数据寄存器上，就会发送出去。特别要注意的是，半双工模式可能会出现多设备使用单总线收发时的总线冲突，这需要用户用软件自行避免。

11.5 IrDA

USART 模块支持控制 IrDA 红外收发器进行物理层通信。使用 IrDA 必须清除 LINEN、STOP 和 HDSEL 位。USART 模块和 SIR 物理层（红外收发器）之间使用 NRZ（不归零）编码，最高支持到 115200bps 速率。

IrDA 是一个半双工的协议，如果 USART 正在给 SIR 物理层发数据，那么 IrDA 解码器将会忽视新发来的红外信号，如果 USART 正在接受从 SIR 发来的数据，那么 SIR 不会接受来自 USART 的信号。USART 发给 SIR 和 SIR 发给 USART 的电平逻辑是不一样的，SIR 接收逻辑中，高电平为 1，低电平为 0，但是在 SIR 发送逻辑中，高电平为 0，低电平为 1。

11.6 DMA

USART 模块支持 DMA 功能，可以利用 DMA 实现快速连续收发。当启用 DMA 时，TXE 被置位时，DMA 就会从设定的内存空间向发送缓冲区写数据。当使用 DMA 接收时，每次 RXNE 置位后，DMA 就会将接收缓冲区里的数据转移到特定的内存空间。

11.7 中断

USART 模块支持多种中断源，包括发送数据寄存器空（TXE）、CTS、发送完成（TC）、接收数据就绪（RXNE）、数据溢出（ORE）、线路空闲（IDLE）、奇偶校验出错（PE）、断开标志（LBD）、噪声（NE）、多缓冲通信的溢出（ORE）和帧错误（FE）等等。

表 11-1 中断和对应的使能位的关系

中断源	使能位
数据寄存器空（TXE）	TXEIE
允许发送（CTS）	CTSIE
发送完成（TC）	TCIE
接收数据就绪（RXNE）	RXNEIE
数据溢出（ORE）	
线路空闲（IDLE）	IDLEIE
奇偶校验出错（PE）	PEIE
断开标志（LBD）	LBDIE
噪声（NE）	EIE
多缓冲通信的溢出（ORE）	
多缓冲通信的帧错误（FE）	

11.8 寄存器描述

表 11-2 USART 相关寄存器列表

名称	访问地址	描述	复位值
R32_USART_STATR	0x40013800	USART 状态寄存器	0x000000C0
R32_USART_DATAR	0x40013804	USART 数据寄存器	0x00000000
R32_USART_BRR	0x40013808	USART 波特率寄存器	0x00000000
R32_USART_CTLR1	0x4001380C	USART 控制寄存器 1	0x00000000
R32_USART_CTLR2	0x40013810	USART 控制寄存器 2	0x00000000
R32_USART_CTLR3	0x40013814	USART 控制寄存器 3	0x00000000
R32_USART_GPR	0x40013818	USART 保护时间和预分频寄存器	0x00000000

11.8.1 USART 状态寄存器（USART_STATR）

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved							CTS	LBD	TXE	TC	RXNE	IDLE	ORE	NE	FE	PE

位	名称	访问	描述	复位值
[31:10]	Reserved	RO	保留。	0
9	CTS	RWO	CTS 状态改变标志。如果设置了 CTSE 位，当 nCTS 输出状态改变时，该位将由硬件置高。由	0

			软件清零。如果 CTSIE 位已经被置位，则会产生中断。 1: nCTS 状态线上存在变化； 0: nCTS 状态线上没有变化。	
8	LBD	RWO	LIN Break 检测标志。当检测到 LIN Break 时，该位被硬件置位。由软件清零。如果 LBDIE 已经被置位，则将会产生中断。 1: 检测到 LIN Break； 0: 没有检测待 LIN Break。	0
7	TXE	RO	发送数据寄存器空标志。当 TDR 寄存器中的数据被硬件转移到移位寄存器的时候，该位被硬件置位。如果 TXEIE 已经被置位时，就会产生中断，对数据寄存器进行写操作，此位将会被复位。 1: 数据已经被转移到移位寄存器； 0: 数据还没被转移到移位寄存器。	1
6	TC	RWO	发送完成标志。当含有数据的一帧发送完成后，并且 TXE 被置位，则硬件将会此位置位，如果 TCIE 被置位，还会产生对应中断，软件读了此位再写数据寄存器则会清除此位。也可以直接写 0 来清除此位。 1: 发送完成； 0: 发送还未完成。	1
5	RXNE	RWO	读数据寄存器非空标志，当移位寄存器中的数据被转移到数据寄存器中，该位会被硬件置位。如果 RXNEIE 已经被置位，则还会产生对应的中断。对数据寄存器的读操作可以将该位清除。也可以直接写 0 来清除该位。 1: 数据收到，能够读出； 0: 数据还没收到。	0
4	IDLE	RO	总线空闲标志。当总线空闲时，该位将会被硬件置位。如果 IDLEIE 已经被置位，则会产生对应的中断。读状态寄存器再读数据寄存器的操作会清除此位。 1: 总线正空闲； 0: 没有检测到总线空闲。 注：此位不会被再次置位直到 RXNE 被置位。	0
3	ORE	RO	过载错误标志。当接收移位寄存器存在数据需要转到数据寄存器时，但是数据寄存器的接收域还有数据未读出时，此位将会被置位。如果 RXNEIE 被置位了，还会产生对应中断。 1: 发生过载错误； 0: 没有过载错误。 注：发生过载错误时，数据寄存器的值不会丢失，但是移位寄存器的值会被覆盖。如果设置可 EIE 位，在多缓冲区通讯模式下，ORE 标志	0

			位置位会产生中断。	
2	NE	RO	<p>噪声错误标志。当检测到噪声错误标志时，由硬件置位。读状态寄存器后，再读数据寄存器的操作会复位此位。</p> <p>1：检测到噪声； 0：没有检测到噪声。</p> <p>注：该位不会产生中断。如果设置了EIE位，在多缓冲区通讯模式下，FE标志位置位会产生中断。</p>	0
1	FE	RO	<p>帧错误标志。当检测到同步错误，过多的噪声或者断开符，该位将会被硬件置位。读此位再读数据寄存器的操作会复位此位。</p> <p>1：检测到帧错误； 0：没有检测到帧错误。</p> <p>注：该位不会产生中断，如果设置了EIE位，在多缓冲区通讯模式下，FE标志位置位会产生中断。</p>	0
0	PE	RO	<p>校验错误标志。在接收模式下，如果产生奇偶检验错误，硬件置位此位。读此位再读数据寄存器的操作会复位此位。在清除此位前，软件必须等RXNE标志位被置位。如果PEIE之前已经被置位，那么此位被置位会产生对应的中断。</p> <p>1：出现奇偶校验错误； 0：没有检验错误。</p>	0

11.8.2 USART 数据寄存器 (USART_Datar)

偏移地址：0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								DR[8:0]							

位	名称	访问	描述	复位值
[31:9]	Reserved	RO	保留。	0
[8:0]	DR[8:0]	RW	数据寄存器。这个寄存器实际上是接收数据寄存器 (RDR) 和发送寄存器 (TDR) 两个寄存器组成，DR 的读写操作起始分别是读接收寄存器 (RDR) 和写发送寄存器 (TDR)。	0

11.8.3 USART 波特率寄存器 (USART_BRR)

偏移地址：0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIV_Mantissa[11:0]												DIV_Fraction[3:0]			

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:4]	DIV_Mantissa[11:0]	RW	这 12 位定义了分频器除法因子的整数部分。	0
[3:0]	DIV_Fraction[3:0]	RW	这 4 位定义了分频器除法因子的小数部分。	0

11.8.4 USART 控制寄存器 1 (USART_CTLR1)

偏移地址：0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	UE	M	WAKE	PCE	PS	PEIE	TXEIE	TCIE	RXNEIE	IDLEIE	TE	RE	RWU	SBK	

位	名称	访问	描述	复位值
[31:14]	Reserved	RO	保留。	0
13	UE	RW	USART 使能位。当此位被置位后，在当前字节传输完成后，USART 的分频器和输出都会停止工作。	0
12	M	RW	字长位。 1: 9 个数据位； 0: 8 个数据位。	0
11	WAKE	RW	唤醒位。此位决定了把 USART 唤醒的方法。 1: 地址标记； 0: 总线空闲。	0
10	PCE	RW	校验位使能。对于接收方，就是进行对数据的奇偶校验；对于发送方，就是插入校验位。一旦设置了此位，只有当前字节传输完成后，校验位使能才生效。	0
9	PS	RW	奇偶校验选择。0 表示偶校验，1 表示奇校验。设置了该位后，只有当前字节传输完成后，校验位使能才生效。	0
8	PEIE	RW	奇偶检验中断使能位。对此位置位表示允许产生奇偶检验错误中断。	0
7	TXEIE	RW	发送缓冲区空中断使能。对此位置位表示允许产生发送缓冲区空中断。	0
6	TCIE	RW	发送完成中断使能。对此位置位表示允许产生发送完成中断。	0
5	RXNEIE	RW	接收缓冲区非空中断使能。对此位置位表示允许产生接收缓冲区非空中断。	0
4	IDLEIE	RW	总线空闲中断使能。对此位置位表示允许产生总线空闲中断。	0
3	TE	RW	发送使能。置此位会使能发送器。	0
2	RE	RW	接收使能。置此位会使能接收器，接收器开始	0

			检测 RX 引脚上的起始位。	
1	RWU	RW	接收唤醒。该位决定是否把 USART 置于静默模式。 1: 接收器处于静默模式; 0: 接收器处于正常工作模式。 注 1: 置 RWU 位之前, USART 需要先接收一个数据字节, 否则在静默模式下, 不能被总线空闲唤醒; 注 2: 当配置成地址标记唤醒时, 在 RXNE 被置位时, 不能用软件修改 RWU 位。	0
0	SBK	RW	发送帧断开字符控制位。置此位来发送一个帧断开字符。在断开帧的停止位时, 由硬件复位。 1: 发送; 0: 不发送。	0

11.8.5 USART 控制寄存器 2 (USART_CTLR2)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	LINEN	STOP [1:0]	Reserved				LBDIE	LBDL	Reserved	ADD[3:0]					

位	名称	访问	描述	复位值
[31:15]	Reserved	RO	保留。	0
14	LINEN	RW	LIN 模式使能位, 置位则使能 LIN 模式。在 LIN 模式下, 可以使用 SBK 位发送 LIN 同步断开符号, 以及检测 LIN 同步断开符。	0
[13:12]	STOP[1:0]	RW	停止位设置域。这两位来设置停止位。 00: 1 个停止位; 01: 0.5 个停止位; 10: 2 个停止位; 11: 1.5 个停止位。	0
[11:7]	Reserved	RO	保留。	0
6	LBDIE	RW	LIN Break 检测中断使能, 该位置位会使能 LBD 引起的中断;	0
5	LBDL	RW	LIN Break 检测长度, 该位用来选择是 11 位还是 10 位的断开符检测。 1: 11 位的断开符检测; 0: 10 位的断开符检测。	0
4	Reserved	RW	保留。	0
[3:0]	ADD[3:0]	RW	地址域, 用来设置本设备的 USART 节点地址。在多处理器通讯下的静默模式中使用的, 使用地址标记来唤醒某个 USART 设备。	0

11.8.6 USART 控制寄存器 3 (USART_CTLR3)

偏移地址: 0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved					CTSIE	CTSE	RTSE	DMAT	DMAR	Reserved			HDSEL	IRLP	IREN	EIE

位	名称	访问	描述	复位值
[31:11]	Reserved	RO	保留。	0
10	CTSIE	RW	CTSIE 中断使能位, 置此位时在 CTS 被置位时会产生中断。	0
9	CTSE	RW	CTS 使能位, 置此位会使能 CTS 流控。	0
8	RTSE	RW	RTS 使能位, 置此位会使能 RTS 流控。	0
7	DMAT	RW	DMA 发送使能位。此位置 1 在发送时使用 DMA。	0
6	DMAR	RW	DMA 接收使能位。此位置 1 在接收时使用 DMA。	0
[5:4]	Reserved	RO	保留。	0
3	HDSEL	RW	半双工模式选择位, 置此位选择半双工模式。	0
2	IRLP	RW	红外低功耗选择位, 置此位在选择红外线时, 启用低功耗模式。	0
1	IREN	RW	红外线使能位, 置此位使能红外模式。	0
0	EIE	RW	错误使能中断位, 置此位后, 在 DMAR 被置位的前提下, 如果 FE、ORE 或 NE 被置位, 就会产生中断。	0

11.8.7 USART 保护时间和预分频寄存器 (USART_GPR)

偏移地址: 0x18

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PSC[7:0]							

位	名称	访问	描述	复位值
[31:8]	Reserved	RO	保留。	0
[7:0]	PSC[7:0]	RW	预分频器值域。 在红外低功耗模式下, 源时钟被该值 (全部 8 位有效) 分频, 值为 0 时表示保留; 在红外正常模式下, 此位只能被设置为 1。	0

第 12 章 两线通信总线（I2C）

内部集成电路总线（I2C）广泛用在微控制器和传感器及其他片外模块的通讯上，它本身支持多从模式，仅仅使用两根线（SDA 和 SCL）就能以 100KHz（标准）和 400KHz（快速）两种速度通讯。I2C 总线，不仅支持 I2C 的时序，还支持 DMA 功能，还拥有 CRC 校验功能。


12.1 主要特征

- 支持从模式
- 支持 7 位或 10 位地址
- 从设备支持双 7 位地址
- 支持两种速度模式：100KHz 和 400KHz
- 多种错误标志
- 支持加长的时钟功能
- 2 个中断向量
- 支持 DMA、PEC

12.2 概述

I2C 是半双工的总线，它同时只能运行在下列两种模式之一：从设备发送模式和从设备接收模式。数据和地址都以 8 位为单位进行传输，高位在前，低位在后，在起始事件后的是一个字节（7 位地址模式下）或两个字节（10 位地址模式下）地址，主机每发送 8 位数据或地址，从机需要回复一个应答 ACK，即把 SDA 总线拉低，如图 12-1 所示。


图 12-1 I2C 时序图



为了正常使用必须给 I2C 输入正确的时钟，其中标准模式下，输入时钟最低为 2MHz，在快速模式下，输入时钟最低为 4MHz。

图 12-2 是 I2C 模块功能框图。

图 12-2 I2C 功能框图



12.3 从模式

从模式时，I2C 模块能识别它自己的地址和广播呼叫地址。软件能控制开启或禁止广播呼叫地址的识别。一旦检测到起始事件，I2C 模块将 SDA 的数据通过移位寄存器与自己的地址（位数取决于 ENDUAL 和 ADDMODE）或广播地址（ENGC 置位时）相比较，如果不匹配将会忽略，直到产生新的起始事件；如果与头序列相匹配，则会产生一个 ACK 信号并等待第二个字节的地址；如果第二个字节的地址也匹配或者 7 位地址情况下全段地址匹配，那么：

首先产生一个 ACK 应答；

ADDR 位被置位，如果 ITEVTEN 位已经置位，那么还会产生相应的中断；


如果使用的是双地址模式（ENDUAL 位被置位），还需要读取 DUALF 位来判断主机唤起的是哪一个地址。

从模式默认是接收模式，在接收的头序列的最后一位为 1，或者 7 位地址最后一位为 1 后（取决于第一次接收到头序列还是普通的 7 位地址），当接收到重复的起始条件时，I2C 模块将进入到发送器模式，TRA 位将指示当前是接收器还是发送器模式。

从发送模式:

在清除 ADDR 位后, I2C 模块将字节从数据寄存器通过移位寄存器发送到 SDA 线上。从设备保持 SCL 为低电平, 直到 ADDR 位被清除且待发送数据已写入数据寄存器。(见下图中的 EVT1 和 EVT3)。在收到一个应答 ACK 后, TxE 位将被置位, 如果设置了 ITEVTEN 和 ITBUFEN, 还会产生一个中断。如果 TxE 被置位但在下一个数据发送结束前没有新的数据被写入数据寄存器时, BTF 位将被置位。在清除 BTF 前, SCL 将保持低电平, 读取状态寄存器 1 (R16_I2C_STAR1) 后, 再向数据寄存器写入数据将会清除 BTF 位。


图 12-3 从发送器的传送序列图



从接收模式:

在 ADDR 被清除后, I2C 模块将 SDA 上的数据通过移位寄存器存进数据寄存器, 在每接收到一个字节后, I2C 模块都会置一个 ACK 位, 并置 RxNE 位。如果设置了 ITEVTEN 和 ITBUFEN, 还会产生一个中断。如果 RxNE 被置位, 且在接收到新的数据前旧的数据没有被读出, 那么 BTF 会被置位。在清除 BTF 位之前 SCL 会保持低电平。读取状态寄存器 1 (R16_I2C_STAR1) 并读取数据寄存器里的数据会清除 BTF 位。

图 12-4 从接收器的传送序列图



主设备在传输完最后一个数据字节后，将产生一个停止条件，当 I2C 模块检测到停止事件时，将置 STOPF 位，如果设置了 ITEVFEN 位，还会产生一个中断。用户需要读取状态寄存器（R16_I2C_STAR1）再写控制寄存器（比如复位控制字 SWRST）来清除。（见上图中的 EVT4）。

12.4 错误

12.4.1 总线错误 BERR

在传输地址或数据期间，I2C 模块检测到外部的起始或停止事件时，将产生一个总线错误。产生总线错误时，BERR 位被置位，如果设置了 ITERREN 还会产生一个中断。在从模式下，数据被丢弃，硬件释放总线。如果是起始信号，硬件会认为是重启信号，开始等待地址或停止信号；如果是停止信号，则提前按正常的停止条件操作。

12.4.2 应答错误 AF

当 I2C 模块检测到一个字节后没有应答时，会产生应答错误。产生应答错误时：AF 会被置位，如果设置了 ITERREN 还会产生一个中断；遇到 AF 错误，硬件必须释放总线。

12.4.3 过载/欠载错误 OVR

- 过载错误：

在从机模式下，如果禁止时钟延长，I2C 模块正在接收数据，如果已经接受到一个字节的数据，但是上一次接收到数据还没有被读出，则会产生过载错误。发生过载错误时，最后收到的字节将被丢弃，发送方应当重发最后一次发送的字节。

- 欠载错误：

在从模式下，如果禁止时钟延长，I2C 模块正在发送数据，如果在下一个字节的时钟到来之前新的数据还没有被写入到数据寄存器，那么将产生欠载错误。在发生欠载错误时，前一次数据寄存器里的数据将被发送两次，如果发生欠载错误，那么接收方应该丢弃重复收到的数据。为了不产生欠载错误，I2C 模块应当在下一个字节的第一个上升沿之前将数据写入数据寄存器。

12.5 时钟延长

如果禁止时钟延长，那么就存在发生过载/欠载错误的可能。但如果使能了时钟延长：

- 在发送模式下，如果 TxE 置位且 BTF 置位，SCL 将一直为低，一直等待用户读取状态寄存器，并向数据寄存器写入待发送的数据；


- 在接收模式下，如果 RxNE 置位且 BTF 置位，那么 SCL 在接收到数据后将保持低，直到用户读取状态寄存器，并读取数据寄存器。

由此可见，使能时钟延长可以避免出现过载/欠载错误。

12.6 中断

每个 I2C 模块都有两种中断向量，分别是事件中断和错误中断。两种中断支持图 12-5 的中断源。

图 12-5 I2C 中断请求



12.7 DMA

可以使用 DMA 来进行批量数据的收发。使用 DMA 时不能对控制寄存器的 ITBUFEN 位进行置位。

● 利用 DMA 发送

通过将 CTRL2 寄存器的 DMAEN 位置位可以激活 DMA 模式。只要 TxE 位被置位，数据将由 DMA 从设定的内存装载进 I2C 的数据寄存器。需要进行以下设定来为 I2C 分配通道。

- 1) 向 DMA_PADDRx 寄存器设置 I2C_DATAR 寄存器地址，DMA_MADDRx 寄存器中设置存储器地址，这样在每个 TxE 事件后，数据将从存储器送至 I2C_DATAR 寄存器。
- 2) 在 DMA_CNTRx 寄存器中设置所需的传输字节数。在每个 TxE 事件后，此值将被递减。
- 3) 利用 DMA_CFGRx 寄存器中的 PL[0:1] 位配置通道优先级。
- 4) 设置 DMA_CFGRx 寄存器中的 DIR 位，并根据应用要求可以配置在整个传输完成一半或全部完成时发出中断请求。
- 5) 通过设置 DMA_CFGRx 寄存器上的 EN 位激活通道。

当 DMA 控制器中设置的数据传输字节数目已经完成时，DMA 控制器给 I2C 接口发送一个传输结束的 EOT/EOT_1 信号。在中断允许的情况下，将产生一个 DMA 中断。

● 利用 DMA 接收

置位 CTRL2 寄存器的 DMAEN 后即可进行 DMA 接收模式。使用 DMA 接收时，DMA 将数据寄存器里的数据传送到预设的内存区域。需要以下步骤来为 I2C 分配通道。

- 1) 向 DMA_PADDRx 寄存器设置 I2C_DATAR 寄存器地址，DMA_MADDRx 寄存器中设置存储器地址，这样在每个 RxNE 事件后，数据将从 I2C_DATAR 寄存器写入存储器。
- 2) 在 DMA_CNTRx 寄存器中设置所需的传输字节数。在每个 RxNE 事件后，此值将被递减。
- 3) 用 DMA_CFGRx 寄存器中的 PL[0:1] 配置通道优先级。
- 4) 清除 DMA_CFGRx 寄存器中的 DIR 位，根据应用要求可以设置在数据传输完成一半或全部完成时

发出中断请求。

5) 设置 DMA_CFGRx 寄存器中的 EN 位激活该通道。

当 DMA 控制器中设置的数据传输字节数目已经完成时，DMA 控制器给 I2C 接口发送一个传输结束的 EOT/EOT_1 信号。在中断允许的情况下，将产生一个 DMA 中断。

12.8 包校验错误

包错误校验 (PEC) 是为了提供传输的可靠性而增加一项 CRC8 校验的步骤，使用以下多项式对每一位串行数据进行计算：

$$C=X^8+X^2+X+1$$

PEC 计算是由控制寄存器的 ENPEC 位激活，对所有信息字节进行计算，包括地址和读写位在内。在发送时，启用 PEC 会在最后一字节数据之后加上一个字节的 CRC8 计算结果；而在接收模式，在最后一字节被认为是 CRC8 校验结果，如果和内部的计算结果不符合，就会回复一个 NAK，如果是主接收器，无论校验结果正确与否，都会回复一个 NAK。

12.9 寄存器描述

表 12-1 I2C 相关寄存器列表

名称	访问地址	描述	复位值
R16_I2C_CTLR1	0x40005400	I2C 控制寄存器 1	0x0000
R16_I2C_CTLR2	0x40005404	I2C 控制寄存器 2	0x0000
R16_I2C_OADDR1	0x40005408	I2C 地址寄存器 1	0x0000
R16_I2C_OADDR2	0x4000540C	I2C 地址寄存器 2	0x0000
R16_I2C_DATAR	0x40005410	I2C 数据寄存器	0x0000
R16_I2C_STAR1	0x40005414	I2C 状态寄存器 1	0x0000
R16_I2C_STAR2	0x40005418	I2C 状态寄存器 2	0x0000

12.9.1 I2C 控制寄存器 (I2C_CTLR1)

偏移地址：0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SWRST	Reserved	PEC	POS	ACK	Reserved	NOSTRETCH	ENGCG	ENPEC	Reserved				PE		

位	名称	访问	描述	复位值
15	SWRST	RW	软件重置，用户代码置此位会使 I2C 外设重置。在复位前确定 I2C 总线的引脚被释放，总线处于空闲状态。 注：该位可以在总线上没有检测到停止条件但是 busy 位为 1 时，重置 I2C 模块。	0
[14:13]	Reserved	RO	保留。	0
12	PEC	RW	数据包出错检测使能位，置此位启用数据包出错检测。用户代码可以对此位置位或清零；当 PEC 被传输后，产生开始或结束信号，或 PE 位清 0 时，硬件清零该位。 1：带 PEC；	0

			0: 不带 PEC。	
11	POS	RW	ACK 和 PEC 位置设置位, 该位可以被用户代码置位或清零, 在 PE 被清零后, 可以被硬件清除。 1: ACK 位控制在移位寄存器里接收的下一个字节的 ACK 或 NAK。PEC 移位寄存器里接收的下一字节是 PEC; 0: ACK 位控制当前移位寄存器内正在接受的字节的 ACK 或 NAK。PEC 位表明当前移位寄存器的字节是 PEC。 注: POS 位在 2 字节数据接收中的用法如下: 必须在接收之前配置好。为了 NACK 第 2 个字节, 必须在清除 ADDR 位后立刻清除 ACK 位; 为了检测第二个字节的 PEC, 必须在 ADDR 事件发生后, 配置 POS 位后设置 PEC 位。	0
10	ACK	RW	应答使能位, 该位可以被用户代码置位或清零, 当 PE 位被置位时, 该位可以被硬件清除。 1: 在接收到一个字节后返回一个应答; 0: 不设应答。	0
[9:8]	Reserved	RO	保留。	0
7	NOSTRETCH	RW	禁止时钟延长位, 此位用于在 ADDB 或 BTF 标志被置位的情况下, 禁止从模式下的时钟延长, 直至被软件清零。 1: 禁止时钟延长; 0: 允许时钟延长。	0
6	ENGC	RW	广播呼叫使能位, 置此位使能广播呼叫, 应答广播地址 00h。	0
5	ENPEC	RW	PEC 使能位, 置此位开启 PEC 计算。	0
[4:1]	Reserved	RO	保留。	0
0	PE	RW	I2C 外设使能位。 1: 启用 I2C 模块; 0: 禁用 I2C 模块。	0

12.9.2 I2C 控制寄存器 2 (I2C_CTLR2)

偏移地址: 0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				DMAEN	ITBUFEN	ITEVTEN	ITERR EN	Reserved			FREQ[5:0]				

位	名称	访问	描述	复位值
[15:12]	Reserved	RO	保留。	0
11	DMAEN	RW	DMA 请求使能位, 置此位在 TxEN 或 RxEN 被置位时允许 DMA 请求。	0
10	ITBUFEN	RW	缓冲器中断使能位。 1: 当 TxEN 或 RxEN 被置位时, 产生事件中断;	0

			0: 当 TxEN 或 RxEN 被置位时, 不产生中断。	
9	ITEVTEN	RW	时间中断使能位, 置此位使能事件中断。 在下列条件下, 将产生此中断: ADDR=1 (从模式); STOPF=1 (从模式); BTF=1, 但是没有 TxEN 或 RxEN 事件; 如果 ITBUFEN=1, TxEN 事件为 1; 如果 ITBUFEN=1, RxNE 事件为 1。	0
8	ITERREN	RW	出错中断使能位, 置位表示允许出错中断。 在下列条件下, 将产生该中断: BERR=1; AF=1; OVR=1; PECERR=1;	0
[7:6]	Reserved	RO	保留。	0
[5:0]	FREQ[5:0]	RW	I2C 模块时钟频率域, 必须输入正确的时钟频率以产生正确的时序, 允许的范围在 8-48MHz 之间。必须设置在 001000b 到 110000b 之间, 单位为 MHz。	0

12.9.3 I2C 地址寄存器 1 (I2C_OADDR1)

偏移地址: 0x08

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ADD MODE	Reserved	ADD[9:8]	ADD[7:1]	ADD0
----------	----------	----------	----------	------

位	名称	访问	描述	复位值
15	ADDMODE	RW	地址模式。 1: 10 位从机地址 (不响应 7 位地址); 0: 7 位从机地址 (不响应 10 位地址)。	0
[14:10]	Reserved	RO	保留。	0
[9:8]	ADD[9:8]	RW	接口地址, 在使用 10 位地址时为第 9-8 位, 在使用 7 位地址时忽略。	0
[7:1]	ADD[7:1]	RW	接口地址, 第 7-1 位。	0
0	ADD0	RW	接口地址, 使用 10 位地址时为第 0 位, 在使用 7 位地址时忽略。	0

12.9.4 I2C 地址寄存器 2 (I2C_OADDR2)

偏移地址: 0x0C

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	ADD2[7:1]	ENDUAL
----------	-----------	--------

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
[7:1]	ADD2[7:1]	RW	接口地址, 双地址模式下地址的 7-1 位。	0
0	ENDUAL	RW	双地址模式使能位, 置此位可以让 ADD2 也能被识别。	0

12.9.5 I2C 数据寄存器 (I2C_DATAR)

偏移地址: 0x10

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								DR[7:0]							

位	名称	访问	描述	复位值
15:8	Reserved	RO	保留。	0
7:0	DR[7:0]	RW	数据寄存器, 该域用来存放接收到的数据或存放用于发送到总线的数据。	0

12.9.6 I2C 状态寄存器 1 (I2C_STAR1)

偏移地址: 0x14

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	PECERR	OVR	AF	Reserved	BERR	TxE	RxNE	Reserved	STOPF	Reserved	BTF	ADDR	Reserved		

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0
12	PECERR	RWO	在接收时发生 PEC 错误标志位, 该位可以由用户写 0 复位, 或在 PE 变低时由硬件复位。 1: 有 PEC 错误, 接收到 PEC 后, 返回 NAK; 0: 无 PEC 错误。	0
11	OVR	RWO	过载、欠载标志位。 1: 有过载、欠载事件发生: 当 NOSTRETCH=1 时, 在接收模式中收到一个新的字节时, 数据寄存器里的内容还未被读出, 则新接收的字节将丢失; 在发送模式时, 没有新的数据写入数据寄存器, 同样的字节将被发送两次; 0: 无过载、欠载事件。	0
10	AF	RWO	应答失败标志位, 该位可以由用户写 0 复位, 或在 PE 变低时由硬件复位。 1: 应答错误; 0: 应答正常。	0
9	Reserved	RO	保留。	0
8	BERR	RWO	总线出错标志位, 该位可以由用户写 0 复位, 或在 PE 变低时由硬件复位。 1: 起始或停止条件出错; 0: 正常。	0
7	TxE	RO	数据寄存器为空标志位, 向数据寄存器写数据可以清除, 或产生一个起始或停止位后, 或当 PE 为 0 后, 由硬件自动清除。 1: 发送数据时, 发送数据寄存器为空; 0: 数据寄存器非空。	0

6	RxNE	RO	数据寄存器非空标志位，对数据寄存器的读写操作将清除此位，或当 PE 为 0 后，由硬件清除此位。 1: 接收数据时，数据寄存器不为空； 0: 正常。	0
5	Reserved	RO	保留。	0
4	STOPF	RO	停止事件标志位，用户读取状态寄存器 1 之后，对控制寄存器 1 的写操作将会清除该位，或当 PE 为 0 后，由硬件清除此位。 1: 在应答之后，从设备在总线上检测到停止事件； 0: 没有检测到停止事件。	0
3	Reserved	RO	保留。	0
2	BTF	RO	字节发送结束标志位，用户读取状态寄存器 1 后，对数据寄存器的读写将清除此位；在传输中，发起一个起始或者停止事件后，或当 PE 为 0 后，由硬件清除此位。 1: 字节发送结束。当 NOSTRETCH=0 时：发送时，当一个新数据被发送且数据寄存器还未被写入新数据；接收时，当接收一个新的字节但是数据寄存器还未被读取； 0: 无。	0
1	ADDR	RWO	地址匹配标志位，用户读取状态寄存器 1 后，对状态寄存器 2 的读操作将会清除此位，或当 PE 为 0 时，由硬件清除此位。 从模式： 1: 收到的地址匹配； 0: 地址不匹配或没有收到地址。	0
0	Reserved	RO	保留。	0

12.9.7 I2C 状态寄存器 2 (I2C_STAR2)

偏移地址：0x18

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PEC[7:0]							DUALF	Reserved	GENCALL	Reserved	TRA	BUSY	Reserved		

位	名称	访问	描述	复位值
[15:8]	PEC[7:0]	RO	包错误检查域，当 PEC 使能时（ENPEC 置位），此域存放 PEC 的值。	0
7	DUALF	RO	匹配检测标志位，在产生停止位或起始位时，或在 PE=0 时，硬件会将该位清零。 1: 接收到的地址与 OAR2 中的内容相符； 0: 接收到的地址与 OAR1 中的内容相符。	0
[6:5]	Reserved	RO	保留。	0
4	GENCALL	RO	广播呼叫地址标志位，在产生停止位或起始位	0

			时，或者在 PE=0 时，硬件会将该位清零。 1：当 ENG=1 时，收到广播呼叫的地址； 0：未收到广播呼叫地址。	
3	Reserved	R0	保留。	0
2	TRA	R0	发送/接收标志位，在检测到停止事件 (STOPF=1)，重复的起始条件、PE=0 时，硬件会将其清零。 1：数据已发送； 0：接收到数据。 该位根据地址字节的 R/W 位来决定。	0
1	BUSY	R0	总线忙标志位，该位在检测到一个停止位时会被清零。在接口被禁用时 (PE=0)，该信息仍被更新。 1：总线忙：SDA 或 SCL 存在低电平； 0：总线空闲无通讯。	0
0	Reserved	R0	保留。	0

第 13 章 电子签名 (ESIG)

电子签名包含了芯片识别信息：闪存区容量和唯一身份标识。它由厂家在出厂时烧录到存储器模块的系统存储区域，可以通过 SWD (SDI) 或者应用代码读取。

13.1 功能描述

闪存区容量：指示当前芯片用户应用程序可以使用大小。

唯一身份标识：96 位二进制码，对任意一个微控制器都是唯一的，用户只能读访问不能修改。此唯一标识信息可以用作微控制器（产品）的安全密码、加解密钥、产品序列号等，用来提高系统安全机制或表明身份信息。

以上内容用户都可以按 8/16/32 位进行读访问。

13.2 寄存器描述

表 13-1 ESIG 相关寄存器列表

名称	访问地址	描述	复位值
R16_ESIG_FLACAP	0x1FFFF7E0	闪存容量寄存器	0xXXXX
R32_ESIG_UNIID1	0x1FFFF7E8	UID 寄存器 1	0xFFFFFFFF
R32_ESIG_UNIID2	0x1FFFF7EC	UID 寄存器 2	0xFFFFFFFF
R32_ESIG_UNIID3	0x1FFFF7F0	UID 寄存器 3	0xFFFFFFFF

13.2.1 闪存容量寄存器 (ESIG_FLACAP)

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

F_SIZE[15:0]

位	名称	访问	描述	复位值
[15:0]	F_SIZE[15:0]	RO	以 Kbyte 为单位的闪存容量。 例：0x0080 = 128 K 字节。	X

13.2.2 UID 寄存器 (ESIG_UNIID1)

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

U_ID[31:16]

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0


U_ID[15:0]

位	名称	访问	描述	复位值
[31:0]	U_ID[31:0]	RO	UID 的 0-31 位。	X

13.2.3 UID 寄存器 (ESIG_UNIID2)



31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

U_ID[63:48]



位	名称	访问	描述	复位值
[31:0]	U_ID[63:32]	RO	UID的32-63位。	X

13.2.4 UID 寄存器 (ESIG_UNIID3)



位	名称	访问	描述	复位值
[31:0]	U_ID[95:64]	RO	UID的64-95位。	X

第 14 章 闪存及用户选择字 (FLASH)

14.1 闪存组织

芯片内部闪存组织结构如下：

表 14-1 闪存组织结构

块	名称	地址范围	大小 (字节)
主存储器	页 0	0x0800 0000 - 0x0800 003F	64
	页 1	0x0800 0040 - 0x0800 007F	64
	页 2	0x0800 0080 - 0x0800 00BF	64
	页 3	0x0800 00C0 - 0x0800 00FF	64

	页 256	0x0800 3FC0 - 0x0800 3FFF	64
信息块	启动程序代码	0x1FFF F000 - 0x1FFF F77F	2K-128
	用户选择字	0x1FFF F800 - 0x1FFF F83F	64

注：

- 1) 上述主存储器区域用于用户的应用程序存储，以 1K 字节（16 页）单位进行写保护划分；除了“厂商配置字”区域出厂锁定，用户不可访问，其他区域在一定条件下用户可操作。

14.2 闪存编程及安全性

14.2.1 两种编程/擦除方式

- 标准编程：此方式是默认编程方式（兼容方式）。这种模式下 CPU 以单次 2 字节方式执行编程，单次 1K 字节执行擦除及整片擦除操作。
- 快速编程：此方式采用页操作方式（推荐）。经过特定序列解锁后，执行单次 64 字节的编程及 64 字节擦除、1K 字节擦除（标准 1K 整片擦除同样适用于快速编程）。

14.2.2 安全性-防止非法访问（读、写、擦）

- 页写入保护
- 读保护

芯片处于读保护状态下时：

- 1) 主存储器 0-32 页（2K 字节）自动写保护状态，不受 FLASH_WPR 寄存器控制；解除读保护状态，所有主存储页都由 FLASH_WPR 寄存器控制。
- 2) 系统引导代码区、SDI 模式、RAM 区域都不可对主存储器进行擦除或编程，整片擦除除外。可擦除或编程用户选择字区域。如果试图解除读保护（编程用户字），芯片将自动擦除整片用户区。

注：进行闪存的编程/擦除操作时，必须打开内部 RC 振荡器（HSI）。

14.3 寄存器描述

表 14-2 FLASH 相关寄存器列表

名称	访问地址	描述	复位值
R32_FLASH_ACTLR	0x40022000	控制寄存器	0x00000000
R32_FLASH_KEYR	0x40022004	FPEC 键寄存器	X
R32_FLASH_OBKEYR	0x40022008	OBKEY 寄存器	X

R32_FLASH_STATR	0x4002200C	状态寄存器	0x00008000
R32_FLASH_GTLR	0x40022010	配置寄存器	0x00008080
R32_FLASH_ADDR	0x40022014	地址寄存器	X
R32_FLASH_OBR	0x4002201C	选择字寄存器	0x0XXXXXXX
R32_FLASH_WPR	0x40022020	写保护寄存器	0xFFFFFFFF
R32_FLASH_MODEKEYR	0x40022024	扩展键寄存器	X
R32_FLASH_BOOT_MODEKEYR	0x40022028	解锁 BOOT 键寄存器	X

14.3.1 控制寄存器 (FLASH_ACTLR)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														LATENCY	

位	名称	访问	描述	复位值
[31:2]	Reserved	RO	保留。	0
[1:0]	LATENCY[1:0]	RW	FLASH 等待状态数。 00: 0 等待 (建议 $0 < \text{SYSCLK} < 24\text{MHz}$); 01: 1 等待 (建议 $24 < \text{SYSCLK} < 48\text{MHz}$); 其他: 无效。	0

14.3.2 FPEC 键寄存器 (FLASH_KEYR)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
KEYR[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEYR[15:0]															

位	名称	访问	描述	复位值
[31:0]	KEYR[31:0]	WO	FPEC 键, 用于输入 FPEC 的解锁键包括: RDPRT 键 = 0x000000A5; KEY1 = 0x45670123; KEY2 = 0xCDEF89AB。	X

14.3.3 OBKEY 寄存器 (FLASH_OBTKEYR)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
OBKEYR[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OBKEYR[15:0]															

位	名称	访问	描述	复位值
[31:0]	OBKEYR[31:0]	WO	选择字键，用于输入选择字键解除 OPTWRE。	X

14.3.4 状态寄存器 (FLASH_STATR)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LOCK	MODE	Reserved								EOP	WRPRT ERR	Reserved			BSY

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
15	LOCK	RW	BOOT 锁 1: 锁住，无法对 FLASH_STATR[14] 字段执行写操作。 0: 解锁，可以对 FLASH_STATR[14] 字段执行写操作。 注意：写 1 置位，写 0 无效。	1
14	MODE	RW	可以控制用户区和 BOOT 区之间的切换。 1: 软件复位之后可以切换到 BOOT 区； 0: 软件复位之后可以切换到用户区。	0
[13:6]	Reserved	RO	保留。	0
5	EOP	RW1	指示操作结束，写 1 清零。 每次成功擦除或编程时，硬件会置位。	0
4	WRPRTERR	RW1	指示写保护错误，写 1 清零。 如果对写保护的地址编程时，硬件会置位。	0
[3:1]	Reserved	RO	保留。	0
0	BUSY	RO	指示忙状态。 1: 表示闪存操作正在进行； 0: 操作结束。	0

注：进行编程操作时，需要确定 FLASH_CTLR 寄存器的 STRT 位为 0。

14.3.5 配置寄存器 (FLASH_CTLR)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved												BUFR ST	BUFLO AD	FTER	FTPG
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FLOCK	Reserved	EOPIE	Reser ved	ERRIE	OBWRE	Reser ved	LOCK	STRT	OBER	OBPG	Rese rved	MER	PER	PG	

位	名称	访问	描述	复位值
[31:20]	Reserved	RO	保留。	0
19	BUFRST	RW	BUF 复位操作。	0
18	BUFLOAD	RW	将数据缓存到 BUF 中。	0
17	FTER	RW	执行快速页（64Byte）擦除操作。	0
16	FTPG	RW	执行快速页编程操作。	0
15	FLOCK	RW1	快速编程锁。只能写‘1’。当该位为‘1’时表示快速编程/擦除模式不可用。在检测到正确的解锁序列后，硬件清除此位为‘0’。软件置1，重新加锁。	1
[14:13]	Reserved	RO	保留。	0
12	EOPIE	RW	操作完成中断控制（FLASH_STATR 寄存器中 EOP 置位）。 1：允许产生中断； 0：禁止产生中断。	0
11	Reserved	RO	保留。	0
10	ERRIE	RW	错误状态中断控制（FLASH_STATR 寄存器中 PGERR/WRPRERR 置位）。 1：允许产生中断； 0：禁止产生中断。	0
9	OBWRE	RW0	用户选择字锁，软件清0。 1：表示可以对用户选择字进行编程操作。需要在 FLASH_OBKEYR 寄存器中写入正确序列后由硬件置位； 0：软件清零后重新加锁用户选择字。	0
8	Reserved	RO	保留。	0
7	LOCK	RW1	锁。只能写‘1’。当该位为‘1’时表示 FPEC 和 FLASH_CTLR 被锁住不可写。在检测到正确的解锁序列后，硬件清除此位为‘0’。在一次不成功的解锁操作后，直到下次系统复位前，该位不会再改变。	1
6	STRT	RW1	开始。置1启动一次擦除动作，硬件自动清0（BSY 变‘0’）。	0
5	OBBER	RW	执行用户选择字擦除。	0
4	OBPG	RW	执行用户选择字编程。	0
3	Reserved	RO	保留。	0
2	MER	RW	执行全擦除操作（擦除整个用户区）。	0
1	PER	RW	执行扇区擦除（1K）。	0
0	PG	RW	执行标准编程操作。	0

14.3.6 地址寄存器（FLASH_ADDR）

偏移地址：0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
FAR[31:16]															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FAR[15:0]															

位	名称	访问	描述	复位值
[31:0]	FAR[31:0]	WO	闪存地址，进行编程时为编程的地址，进行擦除时为擦除的起始地址。 当 FLASH_SR 寄存器中的 BSY 位为 '1' 时，不能写此寄存器。	X

14.3.7 选择字寄存器 (FLASH_OBR)

偏移地址: 0x1C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved						DATA1						DATA0			

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA0						FIX_11	START_MODE	RST_MODE	STANDY_RST	Reserved	RDPRT	OBERR			

位	名称	访问	描述	复位值	
[31:26]	Reserved	RO	保留。	0	
[25:18]	DATA1 [7:0]		数据字节 1。	X	
[17:10]	DATA0 [7:0]		数据字节 0。	X	
[9:8]	FIX_11		固定为 11。	11b	
7	USER	START_MODE	RO 1: 从 BOOT 区启动。 0: 从用户区启动, BOOT 区也可以放置用户应用程序。	1	
[6:5]		RST_MODE	RO	配置字复位延迟时间。	X
4		STANDY_RST	RO	待机模式下系统复位控制。	X
3		Reserved	RO	保留。	X
2		Reserved	RO	保留。	X
1	RDPRT	RO	读保护状态。 1: 表示闪存当前读保护有效。	1	
0	OBERR	RO	选择字错误。 1: 表示选择字和它的反码不匹配。	0	

注: USER 和 RDPRT 在系统复位后从用户选择字区域加载。

14.3.8 写保护寄存器 (FLASH_WPR)

偏移地址: 0x20

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WPR[15:0]															

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留	X
[15:0]	WPR[15:0]	RO	闪存写保护状态。 1: 写保护失效; 0: 写保护有效。 每个比特位代表 1K 字节 (16 页) 存储写保护状态。	X

注: WPR 在系统复位后从用户选择字区域加载。

14.3.9 扩展键寄存器 (FLASH_MODEKEYR)

偏移地址: 0x24

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MODEKEYR[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MODEKEYR[15:0]															

位	名称	访问	描述	复位值
[31:0]	MODEKEYR[31:0]	WO	输入下面序列解锁快速编程/擦除模式。 KEY1 = 0x45670123; KEY2 = 0xCDEF89AB。	X

14.3.10 BOOT 键寄存器 (FLASH_BOOT_MODEKEYP)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MODEKEYR[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MODEKEYR[15:0]															

位	名称	访问	描述	复位值
[31:0]	MODEKEYR[31:0]	WO	输入下面序列解锁 BOOT 区。 KEY1 = 0x45670123; KEY2 = 0xCDEF89AB。	X

14.4 闪存操作流程

14.4.1 读操作

在通用地址空间内进行直接寻址, 任何 8/16/32 位数据的读操作都能访问闪存模块的内容并得到相应的数据。

14.4.2 解除闪存锁

系统复位后, 闪存控制器 (FPEC) 和 FLASH_CTLR 寄存器是被锁定的, 不可访问。通过写入序列到 FLASH_KEYR 寄存器可解锁闪存控制器模块。

解锁序列:

- 1) 向 FLASH_KEYR 寄存器写入 KEY1 = 0x45670123 (第 1 步必须是 KEY1);

2) 向 FLASH_KEYR 寄存器写入 KEY2 = 0xCDEF89AB (第 2 步必须是 KEY2)。

上述操作必须按序并连续执行, 否则属于错误操作, 会锁死 FPEC 模块和 FLASH_CTLR 寄存器并产生总线错误, 直到下次系统复位。


闪存控制器 (FPEC) 和 FLASH_CTLR 寄存器可以通过将 FLASH_CTLR 寄存器的 “LOCK” 位, 置 1 来再次锁定。

14.4.3 主存储器标准编程

标准编程每次可以写入 2 字节。当 FLASH_CTLR 寄存器的 PG 位为 ‘1’ 时, 每次向闪存地址写入半字 (2 字节) 将启动一次编程, 写入任何非半字数据, FPEC 都会产生总线错误。编程过程中, BSY 位为 ‘1’, 编程结束, BSY 位为 ‘0’, EOP 位为 ‘1’。

注: 当 BSY 位为 ‘1’ 时, 将禁止对任何寄存器执行写操作。

图 14-1 FLASH 编程




- 1) 检查 FLASH_CTLR 寄存器 LOCK, 如果为 1, 需要执行 “解除闪存锁” 操作。
- 2) 设置 FLASH_CTLR 寄存器的 PG 位为 ‘1’, 开启标准编程模式。
- 3) 向指定闪存地址 (偶地址) 写入要编程的半字。
- 4) 等待 BSY 位变为 ‘0’ 或 FLASH_STATR 寄存器的 EOP 位为 ‘1’ 表示编程结束, 将 EOP 位清 0。
- 5) 查询 FLASH_STATR 寄存器看是否有错误, 或者读编程地址数据校验。
- 6) 继续编程可以重复 3-5 步骤, 结束编程将 PG 位清 0。

14.4.4 主存储器标准擦除


闪存可以按标准页 (1K 字节) 擦除, 也可以整片擦除。

图 14-2 FLASH 页擦除



- 1) 检查 FLASH_CTRL 寄存器 LOCK 位，如果为 1，需要执行“解除闪存锁”操作。
- 2) 设置 FLASH_CTRL 寄存器的 PER 位为 ‘1’，开启标准页擦除模式。
- 3) 向 FLASH_ADDR 寄存器写入选择擦除的页首地址。
- 4) 设置 FLASH_CTRL 寄存器的 STAT 位为 ‘1’，启动一次擦除动作。
- 5) 等待 BSY 位变为 ‘0’ 或 FLASH_STATR 寄存器的 EOP 位为 ‘1’ 表示擦除结束，将 EOP 位清 0。
- 6) 读擦除页的数据进行校验。
- 7) 继续标准页擦除可以重复 3-5 步骤，结束擦除将 PEG 位清 0。

图 14-3 FLASH 整片擦除



- 1) 检查 FLASH_CTRL 寄存器 LOCK 位，如果为 1，需要执行“解除闪存锁”操作。
- 2) 设置 FLASH_CTRL 寄存器的 MER 位为 ‘1’，开启整片擦除模式。
- 3) 设置 FLASH_CTRL 寄存器的 STAT 位为 ‘1’，启动擦除动作。
- 4) 等待 BSY 位变为 ‘0’ 或 FLASH_STATR 寄存器的 EOP 位为 ‘1’ 表示擦除结束，将 EOP 位清 0。
- 5) 读擦除页的数据进行校验。
- 6) 将 MER 位清 0。

14.4.5 快速编程模式解锁

通过写入序列到 FLASH_MODEKEYR 寄存器可解锁快速编程模式操作。解锁后, FLASH_CTLR 寄存器的 FLOCK 位将清 0, 表示可以进行快速擦除和编程操作。通过将 FLASH_CTLR 寄存器的“FLOCK”位软件置 1 来再次锁定。

解锁序列:

- 1) 向 FLASH_MODEKEYR 寄存器写入 KEY1 = 0x45670123;
- 2) 向 FLASH_MODEKEYR 寄存器写入 KEY2 = 0xCDEF89AB。

上述操作必须按序并连续执行, 否则属于错误操作会锁定, 直到下次系统复位才能重新解锁。

注: 快速编程操作需要解除“LOCK”和“FLOCK”两层锁定。

14.4.6 主存储器快速编程

快速编程按页(64 字节)进行编程。

- 1) 检查 FLASH_CTLR 寄存器 LOCK 位, 如果为 1, 需要执行“解除闪存锁”操作。
- 2) 检查 FLASH_STATR 寄存器的 BSY 位, 以确认没有其他正在进行的编程操作。
- 3) 检查 FLASH_CTLR 寄存器 FLOCK 位, 如果为 1, 需要执行“快速编程模式解锁”操作。
- 4) 设置 FLASH_CTLR 寄存器的 FTPG 位, 开启快速编程模式功能。
- 5) 设置 FLASH_CTLR 寄存器的 BUFRST 位, 执行清除内部 64 字节缓存区操作。
- 6) 等待 BYS 位变为‘0’或 FLASH_STATR 寄存器的 EOP 位为‘1’表示清除结束, 将 EOP 位清 0。
- 7) 向指定地址开始写入 4 字节数据(4 字节/次操作), 然后设置 FLASH_CTLR 寄存器的 BUFLOAD 位, 执行加载到缓存区。
- 8) 等待 BYS 位变为‘0’或 FLASH_STATR 寄存器的 EOP 位为‘1’表示加载结束, 将 EOP 位清 0。
- 9) 重复步骤 7-8 共 16 次, 将 64 字节数据都加载到缓存区(16 轮操作地址要连续)。
- 10) 向 FLASH_ADDR 寄存器写入快速编程页的首地址。
- 11) 设置 FLASH_CTLR 寄存器的 STAT 位为‘1’, 启动一次快速页编程动作。
- 12) 等待 BYS 位变为‘0’或 FLASH_STATR 寄存器的 EOP 位为‘1’表示编程结束, 将 EOP 位清 0。
- 13) 查询 FLASH_STATR 寄存器看是否有错误, 或者读编程地址数据校验。
- 14) 继续快速页编程可以重复 5-13 步骤, 结束编程将 FTPG 位清 0。

14.4.7 主存储器快速擦除

快速擦除按页(64 字节)进行擦除。

- 1) 检查 FLASH_CTLR 寄存器 LOCK 位, 如果为 1, 需要执行“解除闪存锁”操作。
- 2) 检查 FLASH_CTLR 寄存器 FLOCK 位, 如果为 1, 需要执行“快速编程模式解锁”操作。
- 3) 检查 FLASH_STATR 寄存器的 BSY 位, 以确认没有其他正在进行的编程操作。
- 4) 设置 FLASH_CTLR 寄存器的 FTER 位为‘1’, 开启快速页擦除(64 字节)模式功能。
- 5) 向 FLASH_ADDR 寄存器写入快速擦除页的首地址。
- 6) 设置 FLASH_CTLR 寄存器的 STAT 位为‘1’, 启动一次快速页擦除(64 字节)动作。
- 7) 等待 BSY 位变为‘0’或 FLASH_STATR 寄存器的 EOP 位为‘1’表示擦除结束, 将 EOP 位清 0。
- 8) 查询 FLASH_STATR 寄存器看是否有错误, 或者读擦除页地址数据校验。
- 9) 继续快速页擦除可以重复 5-8 步骤, 结束擦除将 FTER 位清 0。

14.5 用户选择字

用户选择字固化在 FLASH 中, 在系统复位后会被重新装载到相应寄存器, 用户可以任意的进行擦除和编程。用户选择字信息块总共有 8 个字节(4 个字节为写保护, 1 个字节为读保护, 1 个字节为配置选项, 2 个字节存储用户数据), 每个位都有其反码位用于装载过程中的校验。下面描述了选择字信息结构和意义。

表 14-3 32 位选择字格式划分

[31:24]	[23:16]	[15:8]	[7:0]
选择字字节 1 反码	选择字字节 1	选择字字节 0 反码	选择字字节 0

表 14-4 用户选择字信息结构

地址	[31:24]	[23:16]	[15:8]	[7:0]
0x1FFFF800	nUSER	USER	nRDPR	RDPR
0x1FFFF804	nData1	Data1	nData0	Data0
0x1FFFF808	nWRPR1	WRPR1	nWRPRO	WRPRO
0x1FFFF80C	Reserved	Reserved	Reserved	Reserved

名称/字节		描述		复位值
RDPR		读保护控制位，配置是否可以读出闪存中的代码。 0xA5：若此字节为 0xA5（nRDP 必须为 0x5A），表示当前代码处于非读保护状态，可以读出； 其他值：表示代码读保护状态，不可读，0-31 页（4K）将自动写保护，不受 WRPRO 控制。		0x01
USER	[7:6]	Reserved	保留（必须为 1）	11b
	5	START_MODE	上电启动方式 1：从 BOOT 区启动 0：从用户区启动，BOOT 区也可以放置用户应用程序。	1
	[4:3]	RST_MODE [1:0]	PA6 复用为外部复位引脚 NRST。 00：开启复用功能后忽略 128us 以内的引脚状态； 01：开启复用功能后忽略 1ms 以内的引脚状态； 10：开启复用功能后忽略 12ms 以内的引脚状态； 11：复用功能关闭，PA6 为 I/O 功能。	11b
	2	STANDYRST	待机模式下系统复位控制： 1：不启用，进入待机模式系统不复位； 0：启用，进入待机模式产生系统复位。	1
	1	Reserved	保留。	1
	0	Reserved	保留。	1
Data0 - Data1		存储用户数据 2 字节。		FFFFh
WRPRO - WRPR3		写保护控制位。每个比特位用于控制主存储器中 1 个扇区（1K 字节/扇区）的写保护状态。 1：关闭写保护； 0：启用写保护。 2 个字节用于保护总共 16K 字节的主存储器。 WRP0：第 0-7 扇区存储写保护控制； WRP1：第 8-15 扇区存储写保护控制； WRP2：保留； WRP3：保留。		FFFFh

14.5.1 用户选择字解锁

通过写入序列到 FLASH_OBKEYR 寄存器可解锁用户选择字操作。解锁后，FLASH_CTLR 寄存器的 OBWRE 位将置 1，表示可以进行用户选择字的擦除和编程。通过将 FLASH_CTLR 寄存器的“OBWRE”位，软件清 0 来再次锁定。

解锁序列：

- 1) 向 FLASH_OBKEYR 寄存器写入 KEY1 = 0x45670123；
- 2) 向 FLASH_OBKEYR 寄存器写入 KEY2 = 0xCDEF89AB。

注：用户选择字操作需要解除“LOCK”和“OBWRE”两层锁定。

14.5.2 用户选择字编程

只支持标准编程方式，一次写入半字（2 字节）。实际过程中，对用户选择字进行编程时，FPEC 只使用半字中的低字节，并自动计算出高字节（高字节为低字节的反码），然后开始编程操作，这将保证用户选择字中的字节和它的反码始终是正确的。

- 1) 检查 FLASH_CTLR 寄存器 LOCK 位，如果为 1，需要执行“解除闪存锁”操作。
- 2) 检查 FLASH_STATR 寄存器的 BSY 位，以确认没有其他正在进行的编程操作。
- 3) 检查 FLASH_CTLR 寄存器 OBWRE 位，如果为 0，需要执行“用户选择字解锁”操作。
- 4) 设置 FLASH_CTLR 寄存器的 OBPG 位为‘1’。
- 5) 写入要编程的半字（2 字节）到指定地址。
- 6) 等待 BSY 位变为‘0’或 FLASH_STATR 寄存器的 EOP 位为‘1’表示编程结束，将 EOP 位清 0。
- 7) 读编程地址数据校验。
- 8) 继续编程可以重复 5-7 步骤，结束编程将 OBPG 位清 0。

注：当修改选择字中的“读保护”变成“非保护”状态时，会自动执行一次整片擦除主存储区操作。如果修改“读保护”之外的选型，则不会出现整片擦除的操作。

14.5.3 用户选择字擦除

直接擦除整个 64 字节用户选择字区域。

- 1) 检查 FLASH_CTLR 寄存器 LOCK 位，如果为 1，需要执行“解除闪存锁”操作。
- 2) 检查 FLASH_STATR 寄存器的 BSY 位，以确认没有正在进行的编程操作。
- 3) 检查 FLASH_CTLR 寄存器 OBWRE 位，如果为 0，需要执行“用户选择字解锁”操作。
- 4) 设置 FLASH_CTLR 寄存器的 OBER 位为‘1’，之后设置 FLASH_CTLR 寄存器的 STAT 位为‘1’，开启用户选择字擦除。
- 5) 等待 BSY 位变为‘0’或 FLASH_STATR 寄存器的 EOP 位为‘1’表示擦除结束，将 EOP 位清 0。
- 6) 读擦除地址数据校验。
- 7) 结束将 OBER 位清 0。

14.5.4 解除读保护

闪存是否读保护，由用户选择字决定。读取 FLASH_OBR 寄存器，当 RDPRT 位为‘1’表示当前闪存处于读保护状态，闪存操作上受到读保护状态的一系列安全防护。解除读保护过程如下：

- 1) 擦除整个用户选择字区域，此时读保护字段 RDPR，此时读保护仍然有效。
- 2) 用户选择字编程，写入正确的 RDPR 代码 0xA5 以解除闪存的读保护。（此步骤首先将导致系统自动对闪存执行整片擦除操作）
- 3) 进行上电复位以重新加载选择字节（包括新的 RDPR 码），此时读保护被解除。

14.5.5 解除写保护

闪存是否写保护，由用户选择字决定。读取 FLASH_WPR 寄存器，每个比特位代表 4K 字节闪存空间，当比特位为‘1’表示非写保护状态，为‘0’表示写保护。解除写保护过程如下：

- 1) 擦除整个用户选择字区域。
- 2) 写入正确的 RDPR 码 0xA5, 允许读访问。
- 3) 进行系统复位, 重新加载选择字节 (包括新的 WRPR[3:0] 字节), 写保护被解除。

第 15 章 USB PD 控制器 (USBPD)

15.1 USB PD 控制器简介

芯片内置 USB Power Delivery 控制器和 PD 收发器 PHY, 提供 3 个 CC 引脚, 其中 PB0/CC1 和 PB9/CC3 引脚内置 type-C 规范定义的可控 Rd 下拉电阻, PB1/CC2 引脚默认不提供 Rd, 可支持定制。

支持 USB type-C 主从检测, 自动 BMC 编解码和 CRC, 硬件边沿控制, 支持 USB PD2.0 和 PD3.0 电力传输控制, 支持快充, 支持 UFP/PD 受电端 Sink 和 DFP/PD 供电端 Source 应用、DRP 应用以及动态切换。内置 USB type-C 接口, 支持主从检测, 支持 DRP、Sink/Consumer 和 Source/Provider。

- 内置 USB PD 收发器 PHY, 集成硬件边沿斜率控制;
- 内置 USB Power Delivery 控制器, 自动 BMC 编解码、4b5b 编解码和 CRC;
- 支持 SOP、SOP'、SOP'' 等 PD 包, 支持 USB PD 复位信号帧硬件复位;
- 支持最大包长度 510 字节, 支持 DMA;
- 支持 USB PD 2.0 和 3.0 电力传输协议, USB 端口支持 BC 等充电协议。

15.2 寄存器描述

表 15-1 USBPD 相关寄存器列表

名称	访问地址	描述	复位值
R32_USBPD_CONFIG	0x40024000	PD 配置寄存器	0x00000002
R16_CONFIG	0x40024000	PD 中断使能寄存器	0x0002
R16_BMC_CLK_CNT	0x40024002	BMC 采样时钟计数器	0x0000
R32_USBPD_CONTROL	0x40024004	PD 控制寄存器	0x00000000
R16_CONTROL	0x40024004	PD 收发控制寄存器	0x0000
R8_CONTROL	0x40024004	PD 收发使能寄存器	0x00
R8_TX_SEL	0x40024005	PD 发送 SOP 选择寄存器	0x00
R16_BMC_TX_SZ	0x40024006	PD 发送长度寄存器	0x0000
R32_USBPD_STATUS	0x40024008	PD 状态寄存器	0x000000XX
R16_STATUS	0x40024008	PD 中断和数据寄存器	0x00XX
R8_DATA_BUF	0x40024008	DMA 缓存数据寄存器	0xXX
R8_STATUS	0x40024009	PD 中断标志寄存器	0x00
R16_BMC_BYTE_CNT	0x4002400A	字节计数器	0x0000
R32_USBPD_PORT	0x4002400C	端口控制寄存器	0x03030003
R8_PORT_CC1	0x4002400C	CC1 端口控制寄存器	0x03
R8_PORT_CC2	0x4002400E	CC2 端口控制寄存器	0x03
R8_PORT_CC3	0x4002400F	CC3 端口控制寄存器	0x03
R32_USBPD_DMA	0x40024010	DMA 缓存地址寄存器	0x0000XXXX
R16_DMA	0x40024010	PD 缓冲区起始地址寄存器	0xXXXX

15.2.1 PD 配置寄存器 (R32_USBPD_CONFIG)

偏移地址: 0x00

位	名称
[31:16]	R16_BMC_CLK_CNT
[15:0]	R16_CONFIG

15.2.2 PD 中断使能寄存器 (R16_CONFIG)

偏移地址: 0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IE_TX_END	IE_RX_RESET	IE_RX_ACT	IE_RX_BYTE	IE_RX_BYTE	IE_PD_IO	Reserved			WAKE_POLAR	PD_RST_EN	PD_DMA_EN	CC_SEL [1:0]	PD_ALL_CLR	CC_FILTER_EN	

位	名称	访问	描述	复位值
15	IE_TX_END	RW	发送结束中断使能。	0
14	IE_RX_RESET	RW	接收复位中断使能。	0
13	IE_RX_ACT	RW	接收完成中断使能。	0
12	IE_RX_BYTE	RW	接收字节中断使能。	0
11	IE_RX_BIT	RW	接收 bit 中断使能。	0
10	IE_PD_IO	RW	PD IO 中断使能。	0
[9:7]	Reserved	RO	保留。	0
6	WAKE_POLAR	RW	PD 端口唤醒电平: 0: 低电平有效; 1: 高电平有效。	0
5	PD_RST_EN	RW	PD 模式复位命令使能: 0: 无效; 1: 复位。	0
4	PD_DMA_EN	RW	使能 USBPD 的 DMA, 正常传输模式下该位必须设置为 1: 1: 使能 DMA 功能和 DMA 中断; 0: 关闭 DMA。	0
[3:2]	CC_SEL [1:0]	RW	选择当前 PD 通讯端口: 00: 使用 CC1 端口通讯; 01: 使用 CC2 端口通讯; 1x: 使用 CC3 端口通讯。	0
1	PD_ALL_CLR	RW	PD 模式清除所有的中断标志位: 0: 无效; 1: 清除中断标志位。	1
0	CC_FILTER_EN	RW	CC 引脚滤波使能: 0: 关闭滤波; 1: 打开滤波。	X

15.2.3 BMC 采样时钟计数器 (R16_BMC_CLK_CNT)

偏移地址: 0x02

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								BMC_CLK_CNT							

位	名称	访问	描述	复位值
[15:9]	Reserved	RO	保留。	0

[8:0]	BMC_CLK_CNT	RW	BMC 发送或者接收采样时钟计数器。	0
-------	-------------	----	--------------------	---

15.2.4 PD 控制寄存器 (R32_USBPD_CONTROL)

偏移地址: 0x04

位	名称
[31:16]	R16_BMC_TX_SZ
[15:0]	R16_CONTROL

15.2.5 PD 收发控制寄存器 (R16_CONTROL)

偏移地址: 0x04

位	名称
[15:8]	R8_TX_SEL
[7:0]	R8_CONTROL

15.2.6 PD 收发使能寄存器 (R8_CONTROL)

偏移地址: 0x04

7	6	5	4	3	2	1	0
BMC_BYTE_HI	TX_BIT_BACK	DATA_FLAG	RX_STATE			BMC_START	PD_TX_EN

位	名称	访问	描述	复位值
7	BMC_BYTE_HI	RO	指示当前 PD 数据收发时的半字节状态: 0: 正在处理低 4 位; 1: 表示正在处理高 4 位。	0
6	TX_BIT_BACK	RO	指示当前 BMC 发送编码时的位状态: 0: 空闲; 1: 表示正在发送 BMC 字节。	0
5	DATA_FLAG	RO	缓存数据有效标志位。	0
[4:2]	RX_STATE	RO	PD 接收状态标识 000: 接收初始状态 001: 开始接收 SOP 010: 接收复位 011: 接收 SOP 100: 接收结束 101: 接收未使用 110: 接收 EOP 111: 接收字节。	0
1	BMC_START	RW	BMC 发送开始信号。	0
0	PD_TX_EN	RW	USBPD 收发模式和发送使能: 0: PD 接收使能; 1: PD 发送使能。	0

15.2.7 PD 发送 SOP 选择寄存器 (R8_TX_SEL)

偏移地址: 0x05

7	6	5	4	3	2	1	0
TX_SEL4		TX_SEL3		TX_SEL2		Reserved	TX_SEL1

位	名称	访问	描述	复位值
---	----	----	----	-----

[7:6]	TX_SEL4	RW	PD 发送模式下 K-CODE4 类型选择： 00: SYNC2; 01: SYNC3; 1x: RST2。	0
[5:4]	TX_SEL3	RW	PD 发送模式下 K-CODE3 类型选择： 00: SYNC1; 01: SYNC3; 1x: RST1。	0
[3:2]	TX_SEL2	RW	PD 发送模式下 K-CODE2 类型选择： 00: SYNC1; 01: SYNC3; 1x: RST1。	0
1	Reserved	RO	保留。	0
0	TX_SEL1	RW	PD 发送模式下 K-CODE1 类型选择： 0: SYNC1; 1: RST1。	0

15.2.8 PD 发送长度寄存器 (R16_BMC_TX_SZ)

偏移地址: 0x06

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								BMC_TX_SZ							

位	名称	访问	描述	复位值
[15:9]	Reserved	RO	保留。	0
[8:0]	BMC_TX_SZ	RW	PD 模式下发送的的总长度。	0

15.2.9 PD 状态寄存器 (R32_USBPD_STATUS)

偏移地址: 0x08

位	名称
[31:16]	R16_BMC_BYTE_CNT
[15:0]	R16_STATUS

15.2.10 PD 中断和数据寄存器 (R16_STATUS)

偏移地址: 0x08

位	名称
[15:8]	R8_STATUS
[7:0]	R8_DATA_BUF

15.2.11 DMA 缓存数据寄存器 (R8_DATA_BUF)

偏移地址: 0x08

7	6	5	4	3	2	1	0
DATA_BUF							

位	名称	访问	描述	复位值
[7:0]	DATA_BUF	RO	DMA 缓存数据。	X

15.2.12 PD 中断标志寄存器 (R8_STATUS)

偏移地址: 0x09

7	6	5	4	3	2	1	0
IF_TX_END	IF_RX_RESET	IF_RX_ACT	IF_RX_BYTE	IF_RX_BIT	BUF_ERR	BMC_AUX	

位	名称	访问	描述	复位值
7	IF_TX_END	RW1	传送完成中断标志, 写 1 清 0, 写 0 无效。	0
6	IF_RX_RESET	RW1	接收复位中断标志, 写 1 清 0, 写 0 无效。	0
5	IF_RX_ACT	RW1	接收完成中断标志, 写 1 清 0, 写 0 无效。	0
4	IF_RX_BYTE	RW1	接收字节或者 SOP 中断标志, 写 1 清 0, 写 0 无效。	0
3	IF_RX_BIT	RW1	接收 bit 或者 5bit 中断标志, 写 1 清 0, 写 0 无效。	0
2	BUF_ERR	RW1	BUFFER 或者 DMA 错误中断标志, 写 1 清 0, 写 0 无效。	0
[1:0]	BMC_AUX	RO	指示当前 PD 状态: 在 PD 接收时或者接收完成后, 状态如下: 00: 接收空闲或者没有接收到有效的数据包; 01: 接收到 SOP 即 SOP0; 10: 接收到 SOP' 即 SOP1 或者 Hard Reset; 11: 接收到 SOP'' 即 SOP2 或者 Cable Reset。 在 PD 发送时, 状态如下: 00: 正在发送 CRC32[7:0]; 01: 正在发送 CRC32[15:8]; 10: 正在发送 CRC32[23:16]; 11: 正在发送 CRC32[31:24]。	00b

15.2.13 字节计数器 (R16_BMC_BYTE_CNT)

偏移地址: 0x0A

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								BMC_BYTE_CNT							

位	名称	访问	描述	复位值
[15:9]	Reserved	RO	保留。	0
[8:0]	BMC_BYTE_CNT	RO	字节计数器。	0

15.2.14 端口控制寄存器 (R32_USBDPD_PORT)

偏移地址: 0x0C

位	名称
[31:24]	R8_PORT_CC3

[23:16]	R8_PORT_CC2
[15:8]	Reserved
[7:0]	R8_PORT_CC1

15.2.15 CC1 端口控制寄存器 (R8_PORT_CC1)

偏移地址: 0x0C

7	6	5	4	3	2	1	0
CC1_CE	CC1_CVS	CC1_LVE	CC1_PU	CC1_PD	CC1_CMPO		

位	名称	访问	描述	复位值
7	CC1_CE	RW	CC1 端口电压比较器的使能: 0: 关闭比较器, 默认 CC1_CMPO 输出 1; 1: 开启比较器, 由 CC1_CVS 选择参考电压。	0
[6:5]	CC1_CVS	RW	选择 CC1 端口电压比较器的参考电压: 00: 0.55V; 01: 0.22V; 10: 0.66V; 11: 1.23V。	00b
4	CC1_LVE	RW	CC1 端口输出低电压使能: 0: 正常 V_{DD} 电压驱动输出; 1: PD 低电压驱动输出。	0
[3:2]	CC1_PU	RW	CC1 端口上拉电流选择(需开启 CC1_REF 位): 00: 禁止上拉电流; 01: 额定 330uA; 10: 额定 180uA; 11: 额定 80uA。	00b
1	CC1_PD	RW	CC1 端口下拉电阻 R_d 使能: 0: 关闭下拉电阻 (注: 关闭后仍有约 600k Ω 弱下拉) 1: 启用 R_d 下拉电阻, 约 5.1K Ω 。	1
0	CC1_CMPO	RO	CC1 电压比较器的结果输出位: 0: 当前端口电压小于参考电压; 1: 当前端口电压大于参考电压。	1

15.2.16 CC2 端口控制寄存器 (R8_PORT_CC2)

偏移地址: 0x0E

7	6	5	4	3	2	1	0
CC2_CE	CC2_CVS	CC2_LVE	CC2_PU	CC2_PD	CC2_CMPO		

位	名称	访问	描述	复位值
7	CC2_CE	RW	CC2 端口电压比较器的使能: 0: 关闭比较器, 默认 CC2_CMPO 输出 1; 1: 开启比较器, 由 CC2_CVS 选择参考电压。	0
[6:5]	CC2_CVS	RW	选择 CC2 端口电压比较器的参考电压:	00b

			00: 0.55V; 01: 0.22V; 10: 0.66V; 11: 1.23V。	
4	CC2_LVE	RW	CC2 端口输出低电压使能: 0: 正常 V_{DD} 电压驱动输出; 1: PD 低电压驱动输出。	0
[3:2]	CC2_PU	RW	CC2 端口上拉电流选择(需开启 CC2_REF 位): 00: 禁止上拉电流; 01: 额定 330uA; 10: 额定 180uA; 11: 额定 80uA。	00b
1	CC2_PD	RW	CC2 端口下拉电阻 R_d 使能: 0: 关闭下拉电阻 (注: 关闭后仍有约 600k Ω 弱下拉) 1: 启用 R_d 下拉电阻, 约 5.1K Ω 。	1
0	CC2_CMPO	RO	CC2 电压比较器的结果输出位: 0: 当前端口电压小于参考电压; 1: 当前端口电压大于参考电压。	1

15.2.17 CC3 端口控制寄存器 (R8_PORT_CC3)

偏移地址: 0x0F

7	6	5	4	3	2	1	0
CC1_CE	CC3_CVS	CC3_LVE	CC3_PU	CC3_PD	CC3_CMPO		

位	名称	访问	描述	复位值
7	CC3_CE	RW	CC3 端口电压比较器的使能: 0: 关闭比较器, 默认 CC3_CMPO 输出 1; 1: 开启比较器, 由 CC3_CVS 选择参考电压。	0
[6:5]	CC3_CVS	RW	选择 CC3 端口电压比较器的参考电压: 00: 0.55V; 01: 0.22V; 10: 0.66V; 11: 1.23V。	00b
4	CC3_LVE	RW	CC3 端口输出低电压使能: 0: 正常 V_{DD} 电压驱动输出; 1: PD 低电压驱动输出。	0
[3:2]	CC3_PU	RW	CC3 端口上拉电流选择(需开启 CC3_REF 位): 00: 禁止上拉电流; 01: 额定 330uA; 10: 额定 180uA; 11: 额定 80uA。	00b
1	CC3_PD	RW	CC3 端口下拉电阻 R_d 使能: 0: 关闭下拉电阻 (注: 关闭后仍有约 600k Ω 弱下拉)	1

			1: 启用 Rd 下拉电阻, 约 5.1KΩ。	
0	CC3_CMP0	RO	CC3 电压比较器的结果输出位: 0: 当前端口电压小于参考电压; 1: 当前端口电压大于参考电压。	1

15.2.18 DMA 缓存地址寄存器 (R32_USBPD_DMA)

偏移地址: 0x10

位	名称
[31:16]	Reserved
[15:0]	R16_DMA

15.2.19 PD 缓冲区起始地址寄存器 (R16_DMA)

偏移地址: 0x10

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				USBPD_DMA_ADDR											

位	名称	访问	描述	复位值
[15:12]	Reserved	RO	保留。	0
[11:0]	USBPD_DMA_ADDR	RW	USBPD_DMA 缓存地址。 低 12 位有效, 地址必须 4 字节对齐。	X

第 16 章 BC/差分放大/Q11/扩展配置 (EXTEN)

16.1 扩展配置

系统提供了 3 个 EXTEN 扩展配置单元 (EXTEN_CTRL0 寄存器、EXTEN_CTRL1 寄存器、EXTEN_CTRL2 寄存器)，该单元使用 HB 时钟，只在系统复位执行复位动作。

EXTEN_CTRL0 寄存器包括 LOCKUP 功能监测功能：LKUPEN 字段启用，将打开系统的 Lock-up 情况监控，一旦发生 Lock-up 情况，系统将进行软件复位，并将 LKUPRST 字段置 1，读取后可以写 1 清除此标志。

EXTEN_CTRL1 寄存器包括 BC 接口 UDM/UDP 引脚的控制位、DAC 和 DAC_BUF 输出缓冲器/比较器及端口上拉/下拉电流的控制位。

EXTEN_CTRL2 寄存器包括差分输入电流采样 (ISP)、交流小信号放大解码器 (Q11) 的控制位、USBPD 及 CC 引脚的辅助控制位。

BC 接口的每个引脚均包含一个 6 位的 DAC、一个输出缓冲器 DAC_BUF。其中，DAC 不但可以输出可编程电压，还可以实现可编程电阻的上拉或下拉；DAC_BUF 不但可以将 DAC 电压进行缓冲后输出到引脚，还可以作为模拟电压比较器将引脚电压与 DAC 电压进行比较。

差分输入电流采样将外部电阻采集电流得到的弱电压信号经闭环的放大器 ISP_OP 放大后的结果通过 ADC_IN8 通道送入 ADC，ADC 采样结果可用于上限比较、计算分析等。

交流小信号放大解码器包括前级的可调增益放大器 Q11_OP 和后级的电压比较器 Q11_CMP，可将输入的交流小信号放大、整形为数字信号、滤波处理后进行解码，解码的结果通过 ADC_IN9 通道送入 ADC 采样。

16.2 寄存器描述

表 16-1 EXTEN 相关寄存器列表

名称	访问地址	描述	复位值
R32_EXTEN_CTRL0	0x40023800	配置扩展控制寄存器 0	0x00000040
R32_EXTEN_CTRL1	0x40023808	配置扩展控制寄存器 1	0x010X010
R32_EXTEN_CTRL2	0x4002380C	配置扩展控制寄存器 2	0x00000000

16.2.1 配置扩展控制寄存器 0 (EXTEN_CTRL0)

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								LKUPRST	LKUPEN	Reserved					

位	名称	访问	描述	复位值
[31:8]	Reserved	RO	保留。	0
7	LKUPRST	RW1	LOCKUP 复位标志。 1: 发生 LOCKUP 导致系统复位，写 1 清除； 0: 正常。	0
6	LKUPEN	RW	LOCKUP 监测功能使能位：	1

			1: 启用, 系统发生 lock_up 时执行复位并将 LOCKUP_RSTF 置位; 0: 不启用。	
[5:0]	Reserved	RO	保留。	0

16.2.2 配置扩展控制寄存器 1 (EXTEN_GTLR1)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved			UDM_AI	UDM_AE	UDM_DAC						UDM_PDE	UDM_PUE	UDM_PCS	UDM_BUFOE	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			UDP_AI	UDP_AE	UDP_DAC						UDP_PDE	UDP_PUE	UDP_PCS	UDP_BUFOE	

位	名称	访问	描述	复位值
[31:29]	Reserved	RO	保留。	0
28	UDM_AI	RO	UDM 引脚比较器 DAC_BUF 的输出。	x
27	UDM_AE	RW	UDM 引脚缓冲器/比较器 DAC_BUF 使能: 1: 输出缓冲器/输入比较器使能; 0: 输出缓冲器/输入比较器关闭。	0
[26:21]	UDM_DAC	RW	UDM 引脚 6 位 DAC 数据或者可编程上拉或下拉电阻的控制数据。	0
20	UDM_PDE	RW	UDM 端口 DAC 和可编程上拉及下拉的模式选择: 00: 禁用 DAC、禁用可编程上拉及下拉电阻; PDE=0, PUE=1: 可编程上拉电阻模式; PDE=1, PUE=0: 可编程下拉电阻模式; 11: DAC 可编程电压模式, 用于比较器的参考电压	1
19	UDM_PUE	RW	或直接输出到引脚或经缓冲器输出到引脚, 如果 UDM_AE=0 则直接输出到引脚, 如果 UDM_AE=1 且 UDM_BUFOE=1 则经缓冲器输出到引脚, 如果 UDM_AE=1 且 UDM_BUFOE=0 则将引脚电压与 DAC 电压进行比较, 结果为 UDM_AI。	0
[18:17]	UDM_PCS	RW	选择 UDM 引脚内置的上拉电流或下拉电流: 00: 无上拉、无下拉。 01: 额定下拉 2uA。 10: 额定上拉 10uA。 11: 额定下拉 80uA。	00b
16	UDM_BUFOE	RW	UDM 引脚 DAC_BUF 输出使能: 1: UDM 引脚 DAC_BUF 输出使能; 0: UDM 引脚 DAC_BUF 输出关闭。	0
[15:13]	Reserved	RO	保留。	0
12	UDP_AI	RO	UDP 引脚比较器 DAC_BUF 的输出。	x
11	UDP_AE	RW	UDP 引脚缓冲器/比较器 DAC_BUF 使能: 1: 输出缓冲器/输入比较器使能;	0

			0: 输出缓冲器/输入比较器关闭。	
[10:5]	UDP_DAC	RW	UDP 引脚 6 位 DAC 数据或者可编程上拉或下拉电阻的控制数据。	0
4	UDP_PDE	RW	UDP 端口 DAC 和可编程上拉及下拉的模式选择: 00: 禁用 DAC、禁用可编程上拉及下拉电阻; PDE=0, PUE=1: 可编程上拉电阻模式; PDE=1, PUE=0: 可编程下拉电阻模式; 11: DAC 可编程电压模式, 用于比较器的参考电压	1
3	UDP_PUE	RW	或直接输出到引脚或经缓冲器输出到引脚, 如果 UDP_AE=0 则直接输出到引脚, 如果 UDP_AE=1 且 UDP_BUF0E=1 则经缓冲器输出到引脚, 如果 UDP_AE=1 且 UDP_BUF0E=0 则将引脚电压与 DAC 电压进行比较, 结果为 UDP_AI。	0
[2:1]	UDP_PCS	RW	选择 UDP 引脚内置的上拉电流或下拉电流: 00: 无上拉、无下拉。 01: 额定下拉 2uA。 10: 额定上拉 10uA。 11: 额定下拉 80uA。	00b
0	UDP_BUF0E	RW	UDP 引脚 DAC_BUF 输出使能: 1: UDP 引脚 DAC_BUF 输出使能; 0: UDP 引脚 DAC_BUF 输出关闭。	0

16.2.2 配置扩展控制寄存器 2 (EXTEN_CTLR2)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved											IREF_INC	CC_HVT	CC3_REF	CC2_REF	CC1_REF	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved			ISP_NS	Reserved	ISP_BE	ISP_PS	ISP_AE	Reserved			QII_ILT	Reserved	QII_HYP	QII_AV	QII_PS	QII_AE

位	名称	访问	描述	复位值
[31:21]	Reserved	RO	保留。	0
20	IREF_INC	RW	PD PHY 和 BC 引脚参考电流状态选择: 1: PD PHY 和 BC 引脚参考电流增加 12%; 0: 额定的 PD PHY 和 BC 引脚参考电流。	0
19	CC_HVT	RW	CC 引脚高阈值输入模式使能: 1: 高阈值输入, 可降低 PD 通讯时的功耗; 0: 正常 GPIO 阈值输入。	0
18	CC3_REF	RW	CC3 引脚模拟参考使能: 1: 参考使能, 建议常开; 0: 参考关闭。	0
17	CC2_REF	RW	CC2 引脚模拟参考使能: 1: 参考使能, 建议常开;	0

			0: 参考关闭。	
16	CC1_REF	RW	CC1 引脚模拟参考使能: 1: 参考使能, 建议常开; 0: 参考关闭。	0
[15:13]	Reserved	RO	保留	0
12	ISP_NS	RW	电流采样放大器 ISP_OP 负输入端通道选择: 1: 负输入端接地, 进行单端输入放大; 0: PB7 引脚作为负输入端, 进行差分输入放大。	0
11	Reserved	RO	保留	0
10	ISP_BE	RW	电流采样放大器 ISP_OP 自偏置使能: 1: 使能偏置, 提高直流偏置电压; 0: 关闭偏置。	0
9	ISP_PS	RW	电流采样放大器 ISP_OP 正输入端通道选择: 1: PA6 引脚作为正输入端; 0: ISP 引脚作为正输入端。	0
8	ISP_AE	RW	电流采样放大器 ISP_OP 使能: 1: ISP_OP 使能; 0: ISP_OP 关闭。	0
[7:6]	Reserved	RO	保留	0
5	Q11_FILT	RW	信号解码 Q11 数字滤波使能: 1: Q11 数字滤波使能; 0: Q11 数字滤波关闭。	0
4	Reserved	RO	保留	0
3	Q11_HYP	RW	信号解码比较器 Q11_CMP 迟滞电压选择: 1: 选项 2; 0: 默认值, 额定 200mV。 <i>注: 具体数据请参考数据手册《CH641DS0》。</i>	0
2	Q11_AV	RW	信号解码放大器 Q11_OP 增益选择: 1: 较高闭环增益, 约 23 倍; 0: 较低闭环增益, 约 15 倍。	0
1	Q11_PS	RW	信号解码放大器 Q11_OP 输入端通道选择: 1: PA7 作为输入; 0: PB8 作为输入。	0
0	Q11_AE	RW	信号解码放大器 Q11_OP 和比较器 Q11_CMP 使能: 1: 使能放大器和比较器, 用比较器的输出作为 GPIO 引脚的输入; 0: 关闭放大器和比较器, 从 GPIO 直接输入。	0

第 17 章 调试支持 (DBG)

17.1 主要特征

此寄存器允许在调试状态下配置 MCU。包括：

- 支持窗口看门狗 (WWDG) 的计数器
- 支持定时器 1 的计数器
- 支持定时器 2 的计数器

17.2 寄存器描述

17.2.1 调试 MCU 配置寄存器 (DBGMCU_CTRL)

地址：0x7C0 (CSR)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		TIM2_STOP	TIM1_STOP	Reserved			WWDG_STOP	Reserved					STANDBY	STOP	SLEEP

位	名称	访问	描述	复位值
[31:14]	Reserved	RW	保留	0
13	TIM2_STOP	RW	定时器 2 调试停止位。当内核进入调试状态时计数器停止工作。 1: 定时器 2 的计数器停止工作; 0: 定时器 2 的计数器仍然正常工作。	0
12	TIM1_STOP	RW	定时器 1 调试停止位。当内核进入调试状态时计数器停止工作。 1: 定时器 1 的计数器停止工作; 0: 定时器 1 的计数器仍然正常工作。	0
[10:11]	Reserved	RW	保留	0
9	WWDG_STOP	RW	窗口看门狗调试停止位。当内核进入调试状态时调试窗口看门狗停止工作。 1: 窗口看门狗计数器停止工作; 0: 窗口看门狗计数器仍然正常工作。	0
[8:3]	Reserved	RW	保留	0
2	STANDBY	RW	调试待机模式位。 1: (FCLK 开, HCLK 开) 数字电路部分不下电, FCLK 和 HCLK 时钟由内部 RL 振荡器提供时钟。另外, 微控制器通过产生系统复位来退出 STANDBY 模式和复位是一样的; 0: (FCLK 关, HCLK 关) 整个数字电路部分都断电。从软件的观点看, 退出 STANDBY 模式与复位是一样的 (除了一些状态位指示了微控制器刚从 STANDBY 状态退出)。	0

1	Reserved	RW	保留	0
0	SLEEP	RW	调试睡眠模式位。 1: (FCLK 开, HCLK 开) 在睡眠模式时, FCLK 和 HCLK 时钟都由原先配置好的系统时钟提供; 0: (FCLK 开, HCLK 关) 在睡眠模式时, FCLK 由原先已配置好的系统时钟提供, HCLK 则关闭。由于睡眠模式不会复位已配置好的时钟系统, 因此从睡眠模式退出时, 软件不需要重新配置时钟系统。	0