

## 说明

CH32V00X 系列产品是基于 32 位 RISC-V 指令集及架构设计的工业级通用微控制器。采用青稞 V2C 内核，RV32EmC 指令集，支持 2 级中断嵌套。该系列产品挂载了丰富的外设接口和功能模块。其内部组织架构满足低成本低功耗嵌入式应用场景。

本手册针对用户的应用开发，提供了 CH32V00X 系列产品的详细使用信息，适用于系列中不同存储器容量、功能资源、封装的产品，若有差异将在对应的功能章节做特殊说明。

有关此系列产品的器件特性请参考以下数据手册。

CH32V002: 《CH32V002DS0》

CH32V004: 《CH32V004DS0》

CH32V005、CH32V006: 《CH32V006DS0》。

CH32V007、CH32M007: 《CH32V007DS0》。

有关内核的相关信息，可参考 QingKeV2 微处理手册《QingKeV2\_Processor\_Manual》。

### RISC-V 内核版本概览

特点 内核版本	指令集	硬件堆栈级数	中断嵌套级数	快速中断通道数	流水线	向量表模式	扩展指令	调试接口
青稞 V2C	RV32EmC	2	2	2	2	地址或指令	支持	单线/两线

注：RV32EmC 中的“m”代表指令集中的乘法。

### 寄存器中位属性缩写描述：

寄存器位属性	属性描述
RF	只读属性，读出固定值。
RO	只读属性，由硬件改变。
RZ	只读属性，读操作后自动位清 0
WO	只写属性（不可读，读值不确定）
WA	只写属性，安全模式下可写入。
WZ	只写属性，写操作后自动位清 0
RW	可读，可写。
RWA	可读，安全模式下可写入。
RW1	可读，写 1 有效，写 0 无效。
RW0	可读，写 0 有效，写 1 无效。
RW1T	可读，写 0 无效，写 1 翻转。

# 第 1 章 存储器和总线架构

## 1.1 总线架构

CH32V00X 系列产品基于 RISC-V 指令集设计，其架构中将内核、仲裁单元、DMA 模块、SRAM 存储等部分通过多组总线实现交互。设计中集成通用 DMA 控制器以减轻 CPU 负担、提高访问效率，同时兼有数据保护机制，时钟自动切换保护等措施增加了系统稳定性。

图 1-1 CH32V002 系统框图




图 1-2 CH32V004 系统框图




图 1-3 CH32V005、CH32V006 系统框图




图 1-4 CH32V007 系统框图





图 1-5 CH32M007 系统框图



系统中设有：通用 DMA 控制器用以减轻 CPU 负担、提高效率；时钟树分级管理用以降低了外设总的运行功耗，同时还兼有数据保护机制，时钟安全系统保护机制等措施来增加系统稳定性。

- 指令总线（I-Code）将内核和 FLASH 指令接口相连，预取指在此总线上完成。
- 数据总线（D-Code）将内核和 FLASH 数据接口相连，用于常量加载和调试。
- 系统总线将内核和总线矩阵相连，用于协调内核、DMA、SRAM 和外设的访问。
- DMA 总线负责 DMA 的 HB 主控接口与总线矩阵相连，该总线访问对象是 FLASH 数据、SRAM 和外设。
- 总线矩阵负责的是系统总线、数据总线、DMA 总线、SRAM 和 HB 桥之间的访问协调。

## 1.2 存储器映像

CH32V00X 系列产品都包含了程序存储器、数据存储器、内核寄存器和外设寄存器等等，它们都在一个 4GB 的线性空间寻址。

系统存储以小端格式存放数据，即低字节存放在低地址，高字节存放在高地址。

图 1-6 CH32V002 存储映像




图 1-7 CH32V004 存储映像






图 1-8 CH32V005、CH32V006 存储映像





图 1-9 CH32V007、CH32M007 存储映像



### 1.2.1 存储器分配

SRAM 起始地址 0x20000000，支持字节、半字（2 字节）、全字（4 字节）访问，用于存放数据，掉电后数据丢失。

程序闪存存储区（Code FLASH），即用户区，用于用户的应用程序和常量数据存储。

系统存储区（System FLASH），即 BOOT 区，用于系统引导程序存储（厂家固化自举加载程序）。

用户自定义信息存储区，用于用户选择字存储。

注：各型号产品存储器分配的具体内容请参考对应数据手册。


## 第 2 章 电源控制 (PWR)

本章模块描述适用于 CH32V00X 微控制器全系列产品。

### 2.1 概述

对于 CH32V002、CH32V004、CH32V005、CH32V006、CH32V007，系统工作电压  $V_{DD}$  范围为 2.0~5.5V，内置电压调节器提供内核所需的工作电源，电源结构如图 2-1 所示。

图 2-1 电源结构框图



对于 CH32M007:

$V_{HV}$ : 为内部高压调节器供电。

$V_{CC12V}$ : 为内部栅极驱动器以及内部低压调节器供电。


$V_{DD}$ : 为 I/O 引脚供电。

### 2.2 电源管理

#### 2.2.1 上电复位和掉电复位

系统内部集成了上电复位 POR 和掉电复位 PDR 电路，当芯片供电电压  $V_{DD}$  低于对应门限电压时，系统被相关电路复位，无需外置额外的复位电路。上电门限电压  $V_{POR}$  和掉电门限电压  $V_{PDR}$  的参数请参考对应的数据手册。

图 2-2 POR 和 PDR 的工作示意图



## 2.3 低功耗模式

在系统复位后，微控制器处于正常工作状态（运行模式），此时可以通过降低系统主频或者关闭不用外设时钟或者降低工作外设时钟来节省系统功耗。如果系统不需要工作，可设置系统进入低功耗模式，并通过特定事件让系统跳出此状态。

微控制器目前提供了 2 种低功耗模式，从处理器、外设、电压调节器等工作差异上分为：

- 睡眠模式：内核停止运行，所有外设（包含内核私有外设）仍在运行。
- 待机模式：停止所有时钟，唤醒后，时钟切换到 HSI。

表 2-1 低功耗模式一览

模式	进入	唤醒源	对时钟的影响	电压调节器
睡眠	WFI	任意中断唤醒	内核时钟关闭，其他时钟无影响	正常
	WFE	唤醒事件唤醒		
待机	SLEEPDEEP 置 1 PDDS 置 1 WFI 或 WFE	AWU 事件、NRST 引脚复位、IWDG 复位。注：任意事件也可以唤醒系统，但唤醒后系统不复位。	关闭 HSE、HSI、PLL 和外设时钟	低功耗模式

注：SLEEPDEEP 位属于内核私有外设控制位，CH32V00X 系列产品参考 PFIC\_SCTLR 寄存器。

### 2.3.1 低功耗配置选项

- WFI 和 WFE 方式

WFI：微控制器被具有中断控制器响应的中断源唤醒，系统唤醒后，将最先执行中断服务函数（微控制器复位除外）。

WFE：唤醒事件触发微控制器将退出低功耗模式。唤醒事件包括：

- 1) 配置一个外部或内部的 EXTI 线为事件模式，此时无需配置中断控制器；
- 2) 或者配置某个中断源，等效为 WFI 唤醒，系统优先执行中断服务函数；
- 3) 或者配置 SEVONPEND 位，开启外设中断使能，但不开启中断控制器中的中断使能，系统唤醒后需要清除中断挂起位。

- SLEEPONEXIT

启用：执行 WFI 或 WFE 指令后，微控制器确保所有待处理的中断服务退出后进入低功耗模式。

不启用：执行 WFI 或 WFE 指令后，微控制器立即进入低功耗模式。

- SEVONPEND

启用：所有中断或者唤醒事件都可以唤醒通过执行 WFE 进入的低功耗。

不启用：只有在中断控制器中使能的中断或者唤醒事件可以唤醒通过执行 WFE 进入的低功耗。

### 2.3.2 睡眠模式（SLEEP）

此模式下，所有的 IO 引脚都保持他们运行模式下的状态，所有的外设时钟都正常，所以进入睡眠模式前，尽量关闭无用的外设时钟，以减低功耗。该模式唤醒所需时间最短。

进入：配置内核寄存器控制位 SLEEPDEEP=0，电源控制寄存器 PDDS=0，执行 WFI 或 WFE，可选 SEVONPEND 和 SLEEPONEXIT。

退出：任意中断或者唤醒事件。

### 2.3.3 待机模式（STANDBY）

待机模式是在内核的深睡眠模式（SLEEPDEEP）基础上结合了外设的时钟控制机制，并让电压调节器的运行处于更低功耗的状态。此模式高频时钟（HSE/HSI/PLL）域被关闭，SRAM 和寄存器内容保持，IO 引脚状态保持。该模式唤醒后系统可以继续运行，HSI 作为默认系统时钟。

如果正在进行闪存编程，直到对内存访问完成，系统才进入待机模式。

待机模式下可工作模块：独立看门狗（IWDG）、低频时钟（LSI）。

进入：配置内核寄存器控制位 SLEEPDEEP=1，电源控制寄存器的 PDDS=1，执行 WFI 或 WFE，可选 SEVONPEND 和 SLEEPONEXIT。

退出：任意外部中断/事件（EXTI 信号）、RST 上的外部复位信号、IWDG 复位、AWU 自动唤醒等。

### 2.3.4 自动唤醒（AWU）

可以实现无需外部中断的情况下自动唤醒。通过对时间基数进行编程，可周期性地从待机模式下唤醒。

在开启 AWU 中断功能时，需要把内部连接 EXTI 模块的第 9 线的上升/下降边沿触发进行设置，开启此中断（配置 EXTI）。

可选择的内部低频 128kHz 时钟振荡器 LSI 作为自动唤醒计数时基。

## 2.4 寄存器描述

表 2-2 PWR 相关寄存器列表

名称	访问地址	描述	复位值
R32_PWR_CTLR	0x40007000	电源控制寄存器	0x00000408
R32_PWR_AWUCSR	0x40007008	自动唤醒控制状态寄存器	0x00000000
R32_PWR_AWUWR	0x4000700C	自动唤醒窗口比较值寄存器	0x0000003F
R32_PWR_AWUPSC	0x40007010	自动唤醒分频因子寄存器	0x00000000

### 2.4.1 电源控制寄存器（PWR\_CTLR）

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				FLASH_LP[1:0]		FLASH_LP_REG	Reserved					LDO_MODE[1:0]		PDDS	Reserved

位	名称	访问	描述	复位值
[31:12]	Reserved	RO	保留。	0
[11:10]	FLASH_LP[1:0]	RW	软件配置 FLASH 的状态： 00：空闲； x1：睡眠。	01b
9	FLASH_LP_REG	RW	和 FLASH_LP 字段结合，软件配置 FLASH 进入低功耗模式的使能： 1：可以使 FLASH 进入低功耗模式； 0：无法通过软件使 FLASH 进入低功耗模式。	0
[8:4]	Reserved	RO	保留。	0
[3:2]	LDO_MODE[1:0]	RW	电压调节器工作模式： 00：无法配置； 01：低功耗模式：LDO 输出 1.0V； 10：正常模式：LDO 输出 1.2V； 11：节能模式：LDO 输出 1.0V。 注：(1) STANDBY 模式下，LDO 低功耗模式硬件自动打	10b

			开。 (2) 节能模式下不建议在 <i>flash</i> 中运行程序。	
1	PDDS	RW	掉电深睡眠情景下，待机/睡眠模式选择位： 1：进入待机模式； 0：进入睡眠模式。	0
0	Reserved	RO	保留。	0

#### 2.4.2 自动唤醒控制状态寄存器 (PWR\_AWUCSR)

偏移地址：0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														AWUEN	Reserved

位	名称	访问	描述	复位值
[31:2]	Reserved	RO	保留。	0
1	AWUEN	RW	自动唤醒使能。 1：打开自动唤醒； 0：无效。	0
0	Reserved	RO	保留。	0

#### 2.4.3 自动唤醒窗口比较值寄存器 (PWR\_AWUWR)

偏移地址：0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved										AWUWR[5:0]					

位	名称	访问	描述	复位值
[31:6]	Reserved	RO	保留。	0
[5:0]	AWUWR[5:0]	RW	AWU 窗口值： AWU 窗口值等于 AWU 窗口值的输入值+1； AWU 窗口值用来与递加计数器值进行比较，当计数器的值与窗口值相等时产生唤醒信号。	0x3F

#### 2.4.4 自动唤醒分频因子寄存器 (PWR\_AWUPSC)

偏移地址：0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Reserved	AWUPSC[3:0]
----------	-------------

位	名称	访问	描述	复位值
[31:4]	Reserved	R0	保留。	0
[3:0]	AWUPSC[3:0]	RW	计数时基。 0000: 不分频; 0001: 不分频; 0010: 2分频; 0011: 4分频; 0100: 8分频; 0101: 16分频; 0110: 32分频; 0111: 64分频; 1000: 128分频; 1001: 256分频; 1010: 512分频; 1011: 1024分频; 1100: 2048分频; 1101: 4096分频; 1110: 10240分频; 1111: 61440分频。	0

## 第 3 章 复位和时钟控制 (RCC)

本章模块描述适用于 CH32V00X 微控制器全系列产品。

控制器根据电源区域的划分以及应用中的外设功耗管理考虑,提供了不同的复位形式以及可配置的时钟树结构。此章节描述了系统中各个时钟的作用域。

### 3.1 主要特征

- 多种复位形式
- 多路时钟源,总线时钟管理
- 内置外部晶体振荡监测和时钟安全系统
- 各外设时钟独立管理:复位、开启、关闭
- 支持内部时钟输出

### 3.2 复位

控制器提供了 2 种复位形式:电源复位和系统复位。

#### 3.2.1 电源复位

电源复位发生时,将复位所有寄存器。

其产生条件包括:

- 上电/掉电复位 (POR/PDR 复位)

#### 3.2.2 系统复位

系统复位发生时,将复位除了控制/状态寄存器 RCC\_RSTSCKR 中的复位标志和所有寄存器。通过查看 RCC\_RSTSCKR 寄存器中的复位状态标志位识别复位事件来源。

其产生条件包括:

- NRST 引脚上的低电平信号 (外部复位)
- 窗口看门狗计数终止 (WWDG 复位)
- 独立看门狗计数终止 (IWDG 复位)
- 软件复位 (SW 复位)
- 低功耗管理复位
- ADC 复位
- OPCM 复位

窗口/独立看门狗复位:由窗口/独立看门狗外设定定时器计数周期溢出触发产生,详细描述看其相应章节。

软件复位:CH32V00X 系列产品通过可编程中断控制器 PFIC 中的中断配置寄存器 PFIC\_CFGR 的 RSTSYS 位置 1 复位系统或配置寄存器 PFIC\_SCTLR 的 SYSRST 位置 1 复位系统柜,具体参考对应章节。


低功耗管理复位:通过将用户选择字节中的 STANDBY\_RST 位置 1,将启用待机模式复位。这时执行了进入待机模式的过程后,将执行系统复位而不是进入待机模式。

ADC 复位:在 ADC 看门狗复位使能开启的情况下,当 ADC 数据大于看门狗高阈值或者小于看门狗低阈值时会产生 ADC 复位。

OPCM 复位:在 OPA 复位使能和 CMP 复位使能开启情况下,运放或比较器输出高电平会产生 OPCM 复位。



图 3-1 系统复位结构



### 3.3 时钟

#### 3.3.1 系统时钟结构

图 3-2 CH32V002、CH32V004 时钟树框图




图 3-3 CH32V005、CH32V006 时钟树框图





图 3-4 CH32V007、CH32M007 时钟树框图



### 3.3.2 高速时钟（HSI/HSE）

HSI 是系统内部 24MHz 的 RC 振荡器产生的高速时钟信号。HSIRC 振荡器能够在不需要任何外部器件的条件下提供系统时钟，其启动时间很短。HSI 通过设置 RCC\_CTLR 寄存器中的 HSION 位被启动和关闭，HSIRDY 位指示 HSIRC 振荡器是否稳定。系统默认 HSION 和 HSIRDY 置 1（建议不要关闭）。如果设置了 RCC\_INTR 寄存器的 HSIRDYIE 位，将产生相应中断。


- 出厂校准：制造工艺的差异会导致每个芯片的 RC 振荡频率不同，所以在芯片出厂前，会为每颗芯片进行 HSI 校准。系统复位后，工厂校准值被装载到 RCC\_CTLR 寄存器的 HSICAL[7:0] 中。
- 用户调整：基于不同的电压或环境温度，应用程序可以通过 RCC\_CTLR 寄存器里的 HSITRIM[4:0] 位来调整 HSI 频率。

注：如果 HSE 晶体振荡器失效，HSI 时钟会被作为备用时钟源（时钟安全系统）。

HSE 是外部的高速时钟信号，包括外部晶体/陶瓷谐振器产生或者外部高速时钟送入。

- 外部晶体/陶瓷谐振器（HSE 晶体）：外接外部振荡器为系统提供更为精确的时钟源。进一步信息可参考数据手册的电气特性部分。HSE 晶体可以通过设置 RCC\_CTLR 寄存器中的 HSEON 位被启动和关闭，HSERDY 位指示 HSE 晶体振荡是否稳定，硬件在 HSERDY 位置 1 后才将时钟送入系统。如果设置了 RCC\_INTR 寄存器的 HSERDYIE 位，将产生相应中断。

图 3-5 高速外部晶体电路



注：负载电容需要尽可能地靠近振荡器引脚，并根据晶体厂家参数选择容值。

- 外部高速时钟源（HSE 旁路）：此模式从外部直接送入时钟源到 XI 引脚，XO 引脚悬空。应用程序需在 HSEON 位为 0 情况下，置位 HSEBYP 位，打开 HSE 旁路功能，然后再置位 HSEON 位。

图 3-6 高速时钟源电路

### 3.3.3 低速时钟（LSI）

LSI 是系统内部约 128kHz 的 RC 振荡器产生的低速时钟信号。它可以在待机模式下保持运行，为独立看门狗和唤醒单元提供时钟基准。进一步信息可参考数据手册的电气特性部分。LSI 可以通过设置 RCC\_RSTSKR 寄存器中的 LSION 位被启动和关闭，然后通过查询 LSIRDY 位检测 LSI RC 振荡是否稳定，硬件在 LSIRDY 位置 1 后才将时钟送入。如果设置了 RCC\_INTR 寄存器的 LSIRDYIE 位，将产生相应中断。

### 3.3.4 PLL 时钟（PLLCLK）

通过配置 RCC\_CFGRO 寄存器的 PLLSRC 位，内部 PLL 时钟可以选择 2 种时钟来源，这些设置必须

在 PLL 被开启前完成，一旦 PLL 被启动，这些参数就不能被改动。设置 RCC\_CTLR 寄存器中的 PLLON 位被启动和关闭，PLLRDY 位指示 PLL 时钟是否稳定，硬件在 PLL 位置 1 后才将时钟送入系统。如果设置了 RCC\_INTR 寄存器的 PLLRDYIE 位、将产生相应中断。

PLL 时钟来源：

- HSI 时钟送入
- HSE 时钟送入

### 3.3.5 总线/外设时钟

#### 3.3.5.1 系统时钟 (SYSCLK)

通过配置 RCC\_CFGRO 寄存器 SW[1:0]位配置系统时钟来源，SWS[1:0]指示当前的系统时钟源。

- HSI 作为系统时钟
- HSE 作为系统时钟
- PLL 时钟作为系统时钟

控制器复位后，默认 HSI 时钟被选为系统时钟源。时钟源之间的切换必须在目标时钟源准备就绪后才会发生。

#### 3.3.5.2 HB 总线外设时钟 (HCLK)

通过配置 RCC\_CFGRO 寄存器的 HPRE[3:0]位，可以配置 HB 总线的时钟。总线时钟决定了挂载在其下面的外设接口访问时钟基准。应用程序可以通过调整不同的数值，来降低部分外设工作时的功耗。

通过 RCC\_PB1PRSTR、RCC\_PB2PRSTR 寄存器中各个位可以复位不同的外设模块，将其恢复到初始状态。

通过 RCC\_HBPCENR、RCC\_PB1PCENR、RCC\_PB2PCENR 寄存器中各个位可以单独开启或关闭不同外设模块通讯时钟接口。使用某个外设时，首先需要开启其时钟使能位，才能访问其寄存器。

#### 3.3.5.3 独立看门狗时钟

如果独立看门狗已经由硬件配置设置或软件启动，LSI 振荡器将被强制打开，并且不能被关闭。在 LSI 振荡器稳定后，时钟供应给 IWDG。

#### 3.3.5.4 时钟输出 (MCO)

微控制器允许输出时钟信号到 MCO 引脚。在相应的 GPIO 端口寄存器配置复用推挽输出模式，通过配置 RCC\_CFGRO 寄存器 MCO[2:0]位，可以选择以下 4 个时钟信号作为 MCO 时钟输出：

- 系统时钟 (SYSCLK) 输出
- HSI 时钟输出
- HSE 时钟输出
- PLL 时钟输出

### 3.3.6 时钟安全系统 (CSS)

时钟安全系统是控制器的一种运行保护机制，它可以在 HSE 时钟发送故障的情况下，切换到 HSI 时钟下，并产生中断通知，允许应用程序软件完成营救操作。

通过设置 RCC\_CTLR 寄存器的 CSSON 位置 1，激活时钟安全系统。此时，时钟监测器将在 HSE 振荡器启动 (HSERDY=1) 延迟后被使能，并在 HSE 时钟关闭后关闭。一旦系统运行过程中 HSE 时钟发生故障，HSE 振荡器将被关闭，时钟失效事件将被送到高级定时器 (TIM1) 的刹车输入端，并产生时钟安全中断，CSSF 位置 1，并且应用程序进入 NMI 不可屏蔽中断，通过置位 CSSC 位，可以清除 CSSF 位标志，可撤销 NMI 中断挂起位。

如果当前 HSE 作为系统时钟，或者当前 HSE 作为 PLL 输入时钟，PLL 作为系统时钟，时钟安全系统将在 HSE 故障时自动将系统时钟切换到 HSI 振荡器，并关闭 HSE 振荡器和 PLL。

### 3.3.7 系统时钟监控系统 (SCM)

系统时钟监控系统是控制器的一种系统时钟监控机制, SYSCM\_EN 位开启后, 若发生系统时钟失效事件, 则产生刹车信号给高级定时器 TIM1, 同时会置位系统时钟失效标志 (SYSCLK\_FAILIF); 若提前使能 SYSCLK\_FAILIE 位, 则会进入系统时钟失效中断。

## 3.4 寄存器描述

表 3-1 RCC 相关寄存器列表

名称	访问地址	描述	复位值
R32_RCC_CTLR	0x40021000	时钟控制寄存器	0x0050XX83
R32_RCC_CFGR0	0x40021004	时钟配置寄存器 0	0x00000020
R32_RCC_INTR	0x40021008	时钟中断寄存器	0x00000000
R32_RCC_PB2PRSTR	0x4002100C	PB2 外设复位寄存器	0x00000000
R32_RCC_PB1PRSTR	0x40021010	PB1 外设复位寄存器	0x00000000
R32_RCC_HBPCENR	0x40021014	HB 外设时钟使能寄存器	0x00000004
R32_RCC_PB2PCENR	0x40021018	PB2 外设时钟使能寄存器	0x00000000
R32_RCC_PB1PCENR	0x4002101C	PB1 外设时钟使能寄存器	0x00000000
R32_RCC_RSTSCKR	0x40021024	控制/状态寄存器	0x08000000

### 3.4.1 时钟控制寄存器 (RCC\_CTLR)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved						PLLRDY	PLLON	HSE_SI	SYSCM_EN	HSE_LP	CSSON	HSEBYP	HSERDY	HSEON	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HSICAL[7:0]								HSITRIM[4:0]				HSI_LP	HSIRDY	HSION	

位	名称	访问	描述	复位值
[31:26]	Reserved	RO	保留。	0
25	PLLRDY	RO	PLL 时钟就绪锁定标志位。 1: PLL 时钟锁定; 0: PLL 时钟未锁定。	0
24	PLLON	RW	PLL 时钟使能控制位。 1: 使能 PLL 时钟; 0: 关闭 PLL 时钟。 注: 进入待机低功耗模式后, 此位由硬件清 0。	0
[23:22]	HSE_SI	RW	HSE 电流供给调节位。 当 HSE_LP 为 0 时: 00: 710 $\mu$ A; 01: 910 $\mu$ A; 10: 1.1mA; 11: 1.3mA。	01b

			当 HSE_LP 为 1 时： 00: 370 $\mu$ A; 01: 480 $\mu$ A; 10: 590 $\mu$ A; 11: 700 $\mu$ A。	
21	SYSCM_EN	RW	系统时钟监控模块 SCM 使能。 1: 使能; 0: 关闭。	0
20	HSE_LP	RW	HSE 低功耗模式开启。 1: 开启; 0: 关闭。	1
19	CSSON	RW	时钟安全系统使能控制位。 1: 使能时钟安全系统。当 HSE 准备好 (HSERDY 置 1), 硬件开启对 HSE 的时钟监测功能, 发现 HSE 异常触发 CSSF 标志及 NMI 中断; 当 HSE 没有准备好, 硬件关闭对 HSE 的时钟监测功能。 0: 关闭时钟安全系统。	0
18	HSEBYP	RW	外部高速晶体旁路控制位。 1: 旁路外部高速晶体/陶瓷谐振器 (使用外部时钟源); 0: 不旁路高速外部晶体/陶瓷谐振器。 注: 此位需在 HSEON 为 0 下写入。	0
17	HSERDY	RO	外部高速晶体振荡稳定就绪标志位 (由硬件置位)。 1: 外部高速晶体振荡稳定; 0: 外部高速晶体振荡没有稳定。 注: 在 HSEON 位清 0 后, 该位需要 6 个 HSE 周期清 0。	0
16	HSEON	RW	外部高速晶体振荡使能控制位。 1: 使能 HSE 振荡器; 0: 关闭 HSE 振荡器。 注: 进入待机低功耗模式后, 此位由硬件清 0。	0
[15:8]	HSICAL[7:0]	RO	内部高速时钟校准值, 在系统启动时被自动初始化。	xxh
[7:3]	HSITRIM[4:0]	RW	内部高速时钟调整值。 用户可以输入一个调整值叠加到 HSICAL[7:0] 数值上, 根据电压和温度的变化调整内部 HSI RC 振荡器的频率。 默认值为 16, 可以把 HSI 调整到 24MHz $\pm$ 1%; 每步 HSICAL 的变化调整约 60kHz。	10000b
2	HSI_LP	RW	HSI 低功耗模式开启。 1: 开启; 0: 关闭。	0
1	HSIRDY	RO	内部高速时钟 (24MHz) 稳定就绪标志位 (由硬件置位)。 1: 内部高速时钟 (24MHz) 稳定; 0: 内部高速时钟 (24MHz) 没有稳定。 注: 在 HSION 位清 0 后, 该位需要 6 个 HSI 周期清 0。	1
0	HSION	RW	内部高速时钟 (24MHz) 使能控制位。 1: 使能 HSI 振荡器; 0: 关闭 HSI 振荡器。	1



			注：当从待机模式返回或用作系统时钟的外部振荡器 HSE 发生故障时，该位由硬件置 1 来启动内部 24MHz 的 RC 振荡器。
--	--	--	--

### 3.4.2 时钟配置寄存器 0 (RCC\_CFGR0)

偏移地址：0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ADC_CLK_MODE	Reserved	ADC_CLK_ADJ	Reserved	MCO[2:0]			Reserved								PLL_SRC
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADCPRE[4:0]				Reserved			HPRE[3:0]			SWS[1:0]		SW[1:0]			

位	名称	访问	描述	复位值
31	ADC_CLK_MODE	RW	ADC 时钟模式： 1：HB 时钟不分频； 0：HB 时钟分频。	0
[30:29]	Reserved	RO	保留。	0
28	ADC_CLK_ADJ	RW	ADC 时钟占空比调整： 1：3/4 高电平； 0：1/2 高电平。	0
27	Reserved	RO	保留。	0
[26:24]	MCO[2:0]	RW	微控制器 MCO 引脚时钟输出控制： 0xx：没有时钟输出； 100：系统时钟 (SYSCLK) 输出； 101：内部 24MHz 的 RC 振荡器时钟 (HSI) 输出； 110：外部振荡器时钟 (HSE) 输出； 111：PLL 时钟输出。	0
[23:17]	Reserved	RO	保留。	0
16	PLL_SRC	RW	PLL 的输入时钟源 (在 PLL 关闭才可写入)： 1：HSE 不分频送入 PLL； 0：HSI 不分频送入 PLL。	0
[15:11]	ADCPRE[4:0]	RW	ADC 时钟来源预分频控制： 000xx：HBCLK 2 分频后作为 ADC 时钟； 010xx：HBCLK 4 分频后作为 ADC 时钟； 100xx：HBCLK 6 分频后作为 ADC 时钟； 110xx：HBCLK 8 分频后作为 ADC 时钟； 00100：HBCLK 4 分频后作为 ADC 时钟； 01100：HBCLK 8 分频后作为 ADC 时钟； 10100：HBCLK 12 分频后作为 ADC 时钟； 11100：HBCLK 16 分频后作为 ADC 时钟； 00101：HBCLK 8 分频后作为 ADC 时钟； 01101：HBCLK 16 分频后作为 ADC 时钟； 10101：HBCLK 24 分频后作为 ADC 时钟； 11101：HBCLK 32 分频后作为 ADC 时钟；	0

			00110: HBCLK 16 分频后作为 ADC 时钟; 01110: HBCLK 32 分频后作为 ADC 时钟; 10110: HBCLK 48 分频后作为 ADC 时钟; 11110: HBCLK 64 分频后作为 ADC 时钟; 00111: HBCLK 32 分频后作为 ADC 时钟; 01111: HBCLK 64 分频后作为 ADC 时钟; 10111: HBCLK 96 分频后作为 ADC 时钟; 11111: HBCLK 128 分频后作为 ADC 时钟。	
[10:8]	Reserved	RW	保留。	0
[7:4]	HPRE[3:0]	RW	HB 时钟来源预分频控制: 0000: 不分频; 0001: SYSCLK 2 分频; 0010: SYSCLK 3 分频; 0011: SYSCLK 4 分频; 0100: SYSCLK 5 分频; 0101: SYSCLK 6 分频; 0110: SYSCLK 7 分频; 0111: SYSCLK 8 分频; 1000: SYSCLK 2 分频; 1001: SYSCLK 4 分频; 1010: SYSCLK 8 分频; 1011: SYSCLK 16 分频; 1100: SYSCLK 32 分频; 1101: SYSCLK 64 分频; 1110: SYSCLK 128 分频; 1111: SYSCLK 256 分频。	0010b
[3:2]	SWS[1:0]	RO	系统时钟 (SYSCLK) 状态 (硬件置位): 00: 系统时钟源是 HSI; 01: 系统时钟源是 HSE; 10: 系统时钟源是 PLL; 11: 不可用。	0
[1:0]	SW[1:0]	RW	选择系统时钟来源: 00: HSI 作为系统时钟; 01: HSE 作为系统时钟; 10: PLL 输出作为系统时钟; 11: 不可用。 注: 在使能了时钟安全系统下 (CSSON=1), 当从待机返回或用作系统时钟的外部振荡器 HSE 发生故障时, 由硬件强制选择 HSI 作为系统时钟。	0

### 3.4.3 时钟中断寄存器 (RCC\_INTR)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								CSSC	Reserved	PLL RDYC	HSE RDYC	HSI RDYC	Reserved	LSI RDYC	

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	PLL RDYIE	HSE RDYIE	HSI RDYIE	SYSCLK_ FAILIE	LSI RDYIE	CSSF	Reser ved	PLL RDYF	HSE RDYF	HSI RDYF	Reser ved	LSI RDYF			

位	名称	访问	描述	复位值
[31:24]	Reserved	RO	保留。	0
23	CSSC	WO	清除时钟安全系统中断标志位（CSSF）。 1: 清除 CSSF 中断标志； 0: 无动作。	0
[22:21]	Reserved	RO	保留。	0
20	PLLRDYC	WO	清除 PLL 就绪中断标志位。 1: 清除 PLLRDYF 中断标志； 0: 无动作。	0
19	HSERDYC	WO	清除 HSE 振荡器就绪中断标志位。 1: 清除 HSERDYF 中断标志； 0: 无动作。	0
18	HSIRDYC	WO	清除 HSI 振荡器就绪中断标志位。 1: 清除 HSIRDYF 中断标志； 0: 无动作。	0
17	Reserved	RO	保留。	0
16	LSIRDYC	WO	清除 LSI 振荡器就绪中断标志位。 1: 清除 LSIRDYF 中断标志； 0: 无动作。	0
[15:13]	Reserved	RO	保留。	0
12	PLLRDYIE	RW	PLL 就绪中断使能位。 1: 使能 PLL 就绪中断； 0: 关闭 PLL 就绪中断。	0
11	HSERDYIE	RW	HSE 就绪中断使能位。 1: 使能 HSE 就绪中断； 0: 关闭 HSE 就绪中断。	0
10	HSIRDYIE	RW	HSI 就绪中断使能位。 1: 使能 HSI 就绪中断； 0: 关闭 HSI 就绪中断。	0
9	SYSCLK_FAILIE	RW	系统时钟失效中断使能位。 1: 使能系统时钟失效中断； 0: 关闭系统时钟失效中断。	0
8	LSIRDYIE	RW	LSI 就绪中断使能位。 1: 使能 LSI 就绪中断； 0: 关闭 LSI 就绪中断。	0
7	CSSF	RO	时钟安全系统中断标志位。 1: HSE 时钟失效，产生了时钟安全中断 CSSI； 0: 无时钟安全系统中断。 硬件置位，软件写 CSSC 位 1 清除。	0
[6:5]	Reserved	RO	保留。	0
4	PLLRDYF	RO	PLL 时钟就绪锁定中断标志。	0

			1: PLL 时钟锁定产生中断; 0: 无 PLL 时钟锁定中断。 硬件置位, 软件写 PLLRDYC 位 1 清除。	
3	HSERDYF	RO	HSE 时钟就绪中断标志。 1: HSE 时钟就绪产生中断; 0: 无 HSE 时钟就绪中断。 硬件置位, 软件写 HSERDYC 位 1 清除。	0
2	HSIRDYF	RO	HSI 时钟就绪中断标志。 1: HSI 时钟就绪产生中断; 0: 无 HSI 时钟就绪中断。 硬件置位, 软件写 HSIRDYC 位 1 清除。	0
1	Reserved	RO	保留。	0
0	LSIRDYF	RO	LSI 时钟就绪中断标志。 1: LSI 时钟就绪产生中断; 0: 无 LSI 时钟就绪中断。 硬件置位, 软件写 LSIRDYC 位 1 清除。	0

### 3.4.4 PB2 外设复位寄存器 (RCC\_PB2PRSTR)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	USART1RST	USART2RST	SPI1RST	TIM1RST	Reserved	ADCRST	Reserved			IOPDRST	IOPCRST	IOPBRST	IOPARST	Reserved	AFIO RST

位	名称	访问	描述	复位值
[31:15]	Reserved	RO	保留。	0
14	USART1RST	RW	USART1 接口复位控制。 1: 复位模块; 0: 无作用。	0
13	USART2RST	RW	USART2 接口复位控制。 1: 复位模块; 0: 无作用。	0
12	SPI1RST	RW	SPI1 接口复位控制。 1: 复位模块; 0: 无作用。	0
11	TIM1RST	RW	TIM1 模块复位控制。 1: 复位模块; 0: 无作用。	0
10	Reserved	RO	保留。	0
9	ADCRST	RW	ADC 模块复位控制。 1: 复位模块; 0: 无作用。	0
[8:6]	Reserved	RO	保留。	0
5	IOPDRST	RW	IO 的 PD 端口模块复位控制。 1: 复位模块; 0: 无作用。	0
4	IOPCRST	RW	IO 的 PC 端口模块复位控制。 1: 复位模块; 0: 无作用。	0
3	IOPBRST	RW	IO 的 PB 端口模块复位控制。	0

			1: 复位模块; 0: 无作用。	
2	IOPARST	RW	I0 的 PA 端口模块复位控制。 1: 复位模块; 0: 无作用。	0
1	Reserved	RO	保留。	0
0	AFIORST	RW	I0 辅助功能模块复位控制。 1: 复位模块; 0: 无作用。	0

### 3.4.5 PB1 外设复位寄存器 (RCC\_PB1PRSTR)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved			PWR RST	Reserved						I2C1 RST	Reserved					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved			WWDG RST	Reserved						TIM3 RST	Reser ved	TIM2 RST				

位	名称	访问	描述	复位值
[31:29]	Reserved	RO	保留。	0
28	PWRRST	RW	电源接口模块复位控制。 1: 复位模块; 0: 无作用。	0
[27:22]	Reserved	RO	保留。	0
21	I2C1RST	RW	I2C1 接口复位控制。 1: 复位模块; 0: 无作用。	0
[20:12]	Reserved	RO	保留。	0
11	WWDGRST	RW	窗口看门狗复位控制。 1: 复位模块; 0: 无作用。	0
[10:3]	Reserved	RO	保留。	0
2	TIM3RST	RW	定时器 3 模块复位控制。 1: 复位模块; 0: 无作用。	0
1	Reserved	RO	保留。	0
0	TIM2RST	RW	定时器 2 模块复位控制。 1: 复位模块; 0: 无作用。	0

### 3.4.6 HB 外设时钟使能寄存器 (RCC\_HBPCENR)

偏移地址: 0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												SRAM EN	Reser ved	DMA1 EN	

位	名称	访问	描述	复位值
[31:3]	Reserved	RO	保留。	0

2	SRAMEN	RW	SRAM 接口模块时钟使能位。 1: 睡眠模式时, SRAM 接口模块时钟开启; 0: 睡眠模式时, SRAM 接口模块时钟关闭。	1
1	Reserved	RO	保留。	0
0	DMA1EN	RW	DMA1 模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0

### 3.4.7 PB2 外设时钟使能寄存器 (RCC\_PB2PCENR)

偏移地址: 0x18

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	USART1 EN	USART2 EN	SPI1 EN	TIM1 EN	Reserved	ADC EN	Reserved			IOPD EN	IOPC EN	IOPB EN	IOPA EN	Reserved	AFIO EN

位	名称	访问	描述	复位值
[31:15]	Reserved	RO	保留。	0
14	USART1EN	RW	USART1 接口时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
13	USART2EN	RW	USART2 接口时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
12	SPI1EN	RW	SPI1 接口时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
11	TIM1EN	RW	TIM1 模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
10	Reserved	RO	保留。	0
9	ADCEN	RW	ADC 模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
[8:6]	Reserved	RO	保留。	0
5	IOPDEN	RW	IO 的 PD 端口模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
4	IOPCEN	RW	IO 的 PC 端口模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
3	IOPBEN	RW	IO 的 PB 端口模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
2	IOPAEN	RW	IO 的 PA 端口模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
1	Reserved	RO	保留。	0
0	AFIOEN	RW	IO 辅助功能模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0

### 3.4.8 PB1 外设时钟使能寄存器 (RCC\_PB1PCENR)

偏移地址: 0x1C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----

Reserved			PWR EN	Reserved						I2C1 EN	Reserved				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			WWDG EN	Reserved						TIM3 EN	Reser ved	TIM2 EN			

位	名称	访问	描述	复位值
[31:29]	Reserved	RO	保留。	0
28	PWREN	RW	电源接口模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
[27:22]	Reserved	RO	保留。	0
21	I2C1EN	RW	I2C1 接口时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
[20:12]	Reserved	RO	保留。	0
11	WWDGEN	RW	窗口看门狗时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
[10:3]	Reserved	RO	保留。	0
2	TIM3EN	RW	定时器 3 模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0
1	Reserved	RO	保留。	0
0	TIM2EN	RW	定时器 2 模块时钟使能位。 1: 模块时钟开启; 0: 模块时钟关闭。	0

### 3.4.9 控制/状态寄存器 (RCC\_RSTSCKR)

偏移地址: 0x24

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reser ved	WWDG RSTF	IWDG RSTF	SFT RSTF	POR RSTF	PIN RSTF	OPCM RSTF	RMVF	ADC RSTF	Reserved						
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							SYSCLK_ FAILIF	Reserved					LSI RDY	LSION	

位	名称	访问	描述	复位值
31	Reserved	RO	保留。	
30	WWDGRSTF	RO	窗口看门狗复位标志。 1: 发生窗口看门狗复位; 0: 无窗口看门狗复位发生。 发生窗口看门狗复位时由硬件置 1; 软件写 RMVF 位清除。	0
29	IWDGRSTF	RO	独立看门狗复位标志。 1: 发生独立看门狗复位; 0: 无独立看门狗复位发生。 发生独立看门狗复位时由硬件置 1; 软件写 RMVF 位清	0

			除。	
28	SFTRSTF	RO	软件复位标志。 1: 发生软件复位; 0: 无软件复位发生。 发生软件复位时由硬件置 1; 软件写 RMVF 位清除。	0
27	PORRSTF	RO	上电/掉电复位标志。 1: 发生上电/掉电复位; 0: 无上电/掉电复位发生。 发生上电/掉电复位时由硬件置 1; 软件写 RMVF 位清除。	1
26	PINRSTF	RO	外部手动复位 (NRST 引脚) 标志。 1: 发生 NRST 引脚复位; 0: 无 NRST 引脚复位发生。 在 NRST 引脚复位发生时由硬件置 1; 软件写 RMVF 位清除。	0
25	OPCMRSTF	RW	OPA_CMP 复位标志。 1: OPA_CMP 复位标志; 0: 无作用。	0
24	RMVF	RW	清除复位标志控制。 1: 清除复位标志; 0: 无作用。	0
23	ADCRSTF	RW	ADC 复位标志。 1: ADC 复位标志; 0: 无作用。	0
[22:9]	Reserved	RO	保留。	0
8	SYSCLK_FAILIF	RWO	系统时钟失效标志。 1: 系统时钟失效事件发生; 0: 无系统时钟失效事件发生。	0
[7:2]	Reserved	RO	保留。	0
1	LSIRDY	RO	内部低速时钟 (LSI) 稳定就绪标志位 (由硬件置位)。 1: 内部低速时钟 (128kHz) 稳定; 0: 内部低速时钟 (128kHz) 没有稳定。 注: 在 LSION 位清 0 后, 该位需要 3 个 LSI 周期清 0。	0
0	LSION	RW	内部低速时钟 (LSI) 使能控制位。 1: 使能 LSI (128kHz) 振荡器; 0: 关闭 LSI (128kHz) 振荡器。	0

注: 除复位标志只能由上电复位清除, 其他由系统复位清除。



## 第 4 章 独立看门狗 (IWDG)

本章模块描述适用于 CH32V00X 微控制器全系列产品。

系统设有独立看门狗 (IWDG) 用来检测逻辑错误和外部环境干扰引起的软件故障。IWDG 时钟源来自于 LSI，可独立于主程序之外运行，适用于对精度要求低的场合。

### 4.1 主要特征


- 12 位自减型计数器
- 时钟来源 LSI 分频，可以在低功耗模式下运行
- 复位条件：计数器值减到 0

### 4.2 功能说明

#### 4.2.1 原理和用法

独立看门狗的时钟来源 LSI 时钟，其功能在待机模式时仍能正常工作。当看门狗计数器自减到 0 时，将会产生系统复位，所以超时时间为 (重载值+1) 个时钟。

图 4-1 独立看门狗的结构框图



- 启动独立看门狗

系统复位后，看门狗处于关闭状态，向 IWDG\_CTLR 寄存器写 0xCCCC 开启看门狗，随后它不能再被关闭，除非发生复位。

如果在用户选择字开启了硬件独立看门狗使能位 (IWDG\_SW)，在微控制器复位后将固定开启 IWDG。

- 看门狗配置

看门狗内部是一个递减运行的 12 位计数器，当计数器的值减为 0 时，将发生系统复位。开启 IWDG 功能，需要执行下面几点操作：

- 1) 计数时基：IWDG 时钟来源 LSI，通过 IWDG\_PSCR 寄存器设置 LSI 分频值时钟作为 IWDG 的计数时基。操作方法：先向 IWDG\_CTLR 寄存器写 0x5555，再修改 IWDG\_PSCR 寄存器中的分频值。IWDG\_STATR 寄存器中的 PVU 位指示了分频值更新状态，在更新完成的情况下才可以进行分频值的修改和读出。
- 2) 重载值：用于更新独立看门狗中计数器当前值，并且计数器由此值进行递减。操作方法：先向 IWDG\_CTLR 寄存器写 0x5555，再修改 IWDG\_RLDR 寄存器设置目标重载值。IWDG\_STATR 寄存器中的 RVU 位指示了重载值更新状态，在更新完成的情况下才可以进行 IWDG\_RLDR 寄存器的修改和读出。
- 3) 看门狗使能：向 IWDG\_CTLR 寄存器写 0xCCCC，即可开启看门狗功能。
- 4) 喂狗：即在看门狗计数器递减到 0 前刷新当前计数器值防止发生系统复位。向 IWDG\_CTLR 寄存器

写 0xAAAA，让硬件将 IWDG\_RLDR 寄存值更新到看门狗计数器中。此动作需要在看门狗功能开启后定时执行，否则会出现看门狗复位动作。

#### 4.2.2 调试模式

系统进入调试模式时，可以由调试模块寄存器配置 IWDG 的计数器继续工作或停止。

### 4.3 寄存器描述

表 4-1 IWDG 相关寄存器列表

名称	访问地址	描述	复位值
R16_IWDG_CTLR	0x40003000	控制寄存器	0x0000
R16_IWDG_PSCR	0x40003004	分频因子寄存器	0x0000
R16_IWDG_RLDR	0x40003008	重装载值寄存器	0x0FFF
R16_IWDG_STATR	0x4000300C	状态寄存器	0x0000

#### 4.3.1 控制寄存器 (IWDG\_CTLR)

偏移地址：0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEY[15:0]															

位	名称	访问	描述	复位值
[15:0]	KEY[15:0]	WO	操作键值锁。 0xAAAA：喂狗。加载 IWDG_RLDR 寄存器值到独立看门狗计数器中； 0x5555：允许修改 R16_IWDG_PSCR 和 R16_IWDG_RLDR 寄存器； 0xCCCC：启动看门狗，如果启用了硬件看门狗（用户选择字配置）则不受这个限制。	0

#### 4.3.2 分频因子寄存器 (IWDG\_PSCR)

偏移地址：0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													PR[2:0]		

位	名称	访问	描述	复位值
[15:3]	Reserved	RO	保留。	0
[2:0]	PR[2:0]	RW	IWDG 时钟分频系数，修改此域前要向 KEY 中写 0x5555。 000：4 分频；                    001：8 分频； 010：16 分频；                  011：32 分频； 100：64 分频；                  101：128 分频； 110：256 分频；                 111：256 分频。 IWDG 计数时基=LSI/分频系数。 注：读该域值前，要确保 IWDG_STATR 寄存器中	0

			的 PVU 位为 0，否则读出色无效。	
--	--	--	---------------------	--

### 4.3.3 重载值寄存器 (IWDG\_RLDR)

偏移地址: 0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved					RL[11:0]										

位	名称	访问	描述	复位值
[15:12]	Reserved	R0	保留。	0
[11:0]	RL[11:0]	RW	计数器重载值。修改此域前要向 KEY 中写 0x5555。 当向 KEY 中写 0xAAAA 后，此域的值将会被硬件装载到计数器中，随后计数器从这个值开始递减计数。 注：读写该域值前，要确保 IWDG_STATR 寄存器中的 RVU 位为 0，否则读写此域无效。	FFFh

### 4.3.4 状态寄存器 (IWDG\_STATR)

偏移地址: 0x0C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													RVU	PVU	

位	名称	访问	描述	复位值
[15:2]	Reserved	R0	保留。	0
1	RVU	R0	重载值更新标志位。硬件置位或清 0。 1：重载值更新正在进行中； 0：重载值更新结束（最多 5 个 LSI 周期）。 注：重载值寄存器 IWDG_RLDR 只有在 RVU 位被清 0 后才可读访问。	0
0	PVU	R0	时钟分频系数更新标志位。硬件置位或清 0。 1：时钟分频值更新正在进行中； 0：时钟分频值更新结束（最多 5 个 LSI 周期）。 注：分频因子寄存器 IWDG_PSCR 只有在 PVU 位被清 0 后才可读访问。	0

注：在预分频或重载值更新后，不必等待 RVU 或 PVU 复位，可继续执行下面的代码。（即使在低功耗模式下，此写操作仍会被继续执行完成）

## 第 5 章 窗口看门狗 (WWDG)

本章模块描述适用于 CH32V00X 微控制器全系列产品。

窗口看门狗一般用来监测系统运行的软件故障，例如外部干扰、不可预见的逻辑错误等情况。它需要在一定的窗口时间（有上下限）内进行计数器刷新（喂狗），否则早于或者晚于这个窗口时间看门狗电路都会产生系统复位。

### 5.1 主要特征


- 可编程的 7 位自减型计数器
- 双条件复位：当前计数器值小于 0x40，或者计数器值在窗口时间外被重载
- 唤醒提前通知功能（EWI），用于及时喂狗动作防止系统复位

### 5.2 功能说明

#### 5.2.1 原理和用法

窗口看门狗运行基于一个 7 位的递减计数器，其挂载在 HB 总线下，计数时基 WWDG\_CLK 来源（HCLK/4096）时钟的分频，分频系数在配置寄存器 WWDG\_CFGR 中的 WDG TB[1:0] 域设置。递减计数器处于自由运行状态，无论看门狗功能是否开启，计数器一直循环递减计数。如图 5-1 所示，窗口看门狗内部结构框图。

图 5-1 窗口看门狗结构框图



- 启动窗口看门狗

系统复位后，看门狗处于关闭状态，设置 WWDG\_CTLR 寄存器的 WDGA 位能够开启看门狗，随后它不能再被关闭，除非发生复位。

注：可以通过设置 RCC\_PB1PCENR 寄存器关闭 WWDG 的时钟来源，暂停 WWDG\_CLK 计数，间接停止看门狗功能，或者通过设置 RCC\_PB1PRSTR 寄存器复位 WWDG 模块，等效为复位的作用。

- 看门狗配置

看门狗内部是一个不断循环递减运行的 7 位计数器，支持读写访问。使用看门狗复位功能，需要执行下面几点操作：


1) 计数时基：通过 WWDG\_CFGR 寄存器的 WDG TB[1:0] 位域，注意要开启 RCC 单元的 WWDG 模块时钟。

- 2) 窗口计数器：设置 WWDG\_CFGR 寄存器的 W[6:0]位域，此计数器由硬件用作和当前计数器比较使用，数值由用户软件配置，不会改变。作为窗口时间的上限值。
- 3) 看门狗使能：WWDG\_CTLR 寄存器 WDGA 位软件置 1，开启看门狗功能，可以系统复位。
- 4) 喂狗：即刷新当前计数器值，配置 WWDG\_CTLR 寄存器的 T[6:0]位域。此动作需要在看门狗功能开启后，在周期性的窗口时间内执行，否则会出现看门狗复位动作。

- 喂狗窗口时间

如图 5-2 所示，灰色区域为窗口看门狗的监测窗口区域，其上限时间  $t_2$  对应当前计数器值达到窗口值 W[6:0]的时间点；其下限时间  $t_3$  对应当前计数器值达到 0x3F 的时间点。此区域时间内  $t_2 < t < t_3$  可以进行喂狗操作（写 T[6:0]），刷新当前计数器的数值。

图 5-2 窗口看门狗的计数模式



- 看门狗复位

- 1) 当没有及时喂狗操作，导致 T[6:0]计数器的值由 0x40 变成 0x3F，将出现“窗口看门狗复位”，产生系统复位。即 T6-bit 被硬件检测为 0，将出现系统复位。

注：应用程序可以通过软件写 T6-bit 为 0，实现系统复位，等效软件复位功能。

- 2) 当在不允许喂狗时间内执行计数器刷新动作，即在  $t_1 \leq t \leq t_2$  时间内操作写 T[6:0]位域，将出现“窗口看门狗复位”，产生系统复位。

- 提前唤醒

为了防止没有及时刷新计数器导致系统复位，看门狗模块提供了早期唤醒中断（EWI）通知。当计数器自减到 0x40 时，产生提前唤醒信号，EWIF 标志置 1，如果置位了 EWI 位，会同时触发窗口看门狗中断。此时距离硬件复位有 1 个计数器时钟周期（自减为 0x3F），应用程序可在此时间内即时进行喂狗操作。

## 5.2.2 调试模式

系统进入调试模式时，可以由调试模块寄存器配置 WWDG 的计数器继续工作或停止。

## 5.3 寄存器描述

表 5-1 WWDG 相关寄存器列表

名称	访问地址	描述	复位值
R16_WWDG_CTLR	0x40002C00	控制寄存器	0x007F
R16_WWDG_CFGR	0x40002C04	配置寄存器	0x007F
R16_WWDG_STATR	0x40002C08	状态寄存器	0x0000

### 5.3.1 WWDG 控制寄存器 (WWDG\_CTLR)

偏移地址: 0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								WDGA	T[6:0]						

位	名称	访问	描述	复位值
[15:8]	Reserved	R0	保留。	0
7	WDGA	RW1	窗口看门狗复位使能位。 1: 开启看门狗功能 (可产生复位信号); 0: 禁止看门狗功能。 软件写 1 开启, 但是只允许复位后硬件清 0。	0
[6:0]	T[6:0]	RW	7 位自减计数器, 每 $4096 * 2^{WDGTB}$ 个 HCLK 周期自减 1。当计数器从 0x40 自减到 0x3F 时, 即 T6 跳变为 0 时, 产生看门狗复位。	7Fh

### 5.3.2 WWDG 配置寄存器 (WWDG\_CFGR)

偏移地址: 0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						EWI	WDGTB[1:0]	W[6:0]							

位	名称	访问	描述	复位值
[15:10]	Reserved	R0	保留。	0
9	EWI	RW1	提前唤醒中断使能位。 若此位置 1, 则在计数器的值达到 0x40 时产生中断。此位只能在复位后由硬件清 0。	0
[8:7]	WDGTB[1:0]	RW	窗口看门狗时钟分频选择。 00: 1 分频, 计数时基 = HCLK/4096; 01: 2 分频, 计数时基 = HCLK/4096/2; 10: 4 分频, 计数时基 = HCLK/4096/4; 11: 8 分频, 计数时基 = HCLK/4096/8。	0
[6:0]	W[6:0]	RW	窗口看门狗 7 位窗口值。用来与计数器的值做比较。喂狗操作只能在计数器的值小于窗口值且大于 0x3F 时进行。	7Fh

### 5.3.3 WWDG 状态寄存器 (WWDG\_STATR)

偏移地址: 0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															EWIF

位	名称	访问	描述	复位值
[15:1]	Reserved	WO	保留。	0
0	EWIF	RWO	提前唤醒中断标志位。 当计数器到达 0x40 时，此位会被硬件置位，必须通过软件清 0，用户置位是无效的。即使 EWIF 未被置位，此位在事件发生时仍会照常被置位。	0

## 第 6 章 中断和事件 (PFIC)

本章模块描述适用于 CH32V00X 微控制器全系列产品。

CH32V00X 系列内置可编程快速中断控制器(PFIC - Programmable Fast Interrupt Controller), 最多支持 255 个中断向量。当前系统管理了 25 个外设中断通道和 4 个内核中断通道, 其他保留。

### 6.1 主要特征

#### 6.1.1 PFIC 控制器

- 25个外设中断, 每个中断请求都有独立的触发和屏蔽控制位, 有专用的状态位
- 可编程多级中断嵌套, 最大嵌套深度2级, 硬件压栈深度2级
- 特有快速中断进出机制, 硬件自动压栈和恢复
- 特有免表VTF (Vector Table Free) 中断响应机制, 2路可编程直达中断向量地址

### 6.2 系统定时器

- CH32V00X 系列产品

内核自带了一个 32 位加计数器 (SysTick), 支持 HCLK 或者 HCLK/8 作为时基, 具有较高优先级, 校准后可用于时间基准。

### 6.3 中断和异常的向量表

表 6-1 CH32V00X 系列产品向量表

编号	优先级	类型	名称	描述	入口地址
0	-	-	-	-	0x00000000
1	-	-	-	-	0x00000004
2	-2	固定	NMI	不可屏蔽中断	0x00000008
3	-1	固定	HardFault	异常中断	0x0000000C
4-11	-	-	-	保留	0x00000010- 0x0000002C
12	0	可编程	SysTick	系统定时器中断	0x00000030
13	-	-	-	保留	0x00000034
14	1	可编程	SW	软件中断	0x00000038
15	-	-	-	保留	0x0000003C
16	2	可编程	WWDG	窗口定时器中断	0x00000040
17	-	-	-	-	0x00000044
18	3	可编程	FLASH	闪存全局中断	0x00000048
19	4	可编程	RCC	复位和时钟控制中断	0x0000004C
20	5	可编程	EXTI7_0	EXTI 线 0-7 中断	0x00000050
21	6	可编程	AWU	唤醒中断	0x00000054
22	7	可编程	DMA1_CH1	DMA1 通道 1 全局中断	0x00000058
23	8	可编程	DMA1_CH2	DMA1 通道 2 全局中断	0x0000005C
24	9	可编程	DMA1_CH3	DMA1 通道 3 全局中断	0x00000060
25	10	可编程	DMA1_CH4	DMA1 通道 4 全局中断	0x00000064
26	11	可编程	DMA1_CH5	DMA1 通道 5 全局中断	0x00000068




27	12	可编程	DMA1_CH6	DMA1 通道 6 全局中断	0x0000006C
28	13	可编程	DMA1_CH7	DMA1 通道 7 全局中断	0x00000070
29	14	可编程	ADC	ADC 全局中断	0x00000074
30	15	可编程	I2C1_EV	I2C1 事件中断	0x00000078
31	16	可编程	I2C1_ER	I2C1 错误中断	0x0000007C
32	17	可编程	USART1	USART1 全局中断	0x00000080
33	18	可编程	SPI1	SPI1 全局中断	0x00000084
34	19	可编程	TIM1BRK	TIM1 刹车中断	0x00000088
35	20	可编程	TIM1UP	TIM1 更新中断	0x0000008C
36	21	可编程	TIM1TRG	TIM1 触发中断	0x00000090
37	22	可编程	TIM1CC	TIM1 捕获比较中断	0x00000094
38	23	可编程	TIM2	TIM2 全局中断	0x00000098
39	24	可编程	USART2	USART2 全局中断	0x0000009C
40	25	可编程	OPCM	OPCM 全局中断	0x000000A0

## 6.4 外部中断和事件控制器 (EXTI)

### 6.4.1 概述

图 6-1 外部中断 (EXTI) 接口框图



由图 6-1 可以看出，外部中断的触发源既可以是软件中断 (SWIEVR) 也可以是实际的外部中断通道，外部中断通道的信号会先经过边沿检测电路 (edge detect circuit) 的筛选。只要产生软件中断或外部中断信号其一，就会通过图中的或门电路输出给事件使能和中断使能两个与门电路，只要有中断被使能或事件被使能，就会产生中断或事件。EXTI 的六个寄存器由处理器通过 HB 接口访问。

## 6.4.2 唤醒事件说明

系统可以通过唤醒事件来唤醒由 WFE 指令引起的睡眠模式。唤醒事件通过以下两种配置产生：

- 在外设的寄存器里使能一个中断，但在内核的 PFIC 里使能这个中断，同时在内核里使能 SEVONPEND 位。体现在 EXTI 中，就是使能 EXTI 中断，但在 PFIC 中使能 EXTI 中断，同时使能 SEVONPEND 位。当 CPU 从 WFE 中唤醒后，需要清除 EXTI 的中断标志位和 PFIC 挂起位。
- 使能一个 EXTI 通道为事件通道，CPU 从 WFE 唤醒后无需清除中断标志位和 PFIC 挂起位的操作。

## 6.4.3 说明

使用外部中断需要配置相应外部中断通道，即选择相应触发沿，使能相应中断。当外部中断通道上出现了设定的触发沿时，将产生一个中断请求，对应的中断标志位也会被置位。对标志位写 1 可以清除该标志位。

使用外部硬件中断步骤：

- 1) 配置 GPIO 操作；
- 2) 配置对应的外部中断通道的中断使能位 (EXTI\_INTENR)；
- 3) 配置触发沿 (EXTI\_RTENR 或 EXTI\_FTENR)，选择上升沿触发、下降沿触发或双边沿触发；
- 4) 在内核的 PFIC 中配置 EXTI 中断，以保证其可以正确响应。

使用外部硬件事件步骤：

- 1) 配置 GPIO 操作；
- 2) 配置对应的外部中断通道的事件使能位 (EXTI\_EVENR)；
- 3) 配置触发沿 (EXTI\_RTENR 或 EXTI\_FTENR)，选择上升沿触发、下降沿触发或双边沿触发。

使用软件中断/事件步骤：

- 1) 使能外部中断 (EXTI\_INTENR) 或外部事件 (EXTI\_EVENR)；
- 2) 如果使用中断服务函数，需要设置内核的 PFIC 里 EXTI 中断；
- 3) 设置软件中断触发 (EXTI\_SWIEVR)，即会产生中断。

## 6.4.4 外部事件映射

表 6-2 EXTI 中断映射

外部中断/事件线路	映射事件描述
EXTI0~EXTI7	Px0~Px7 (x=A/B/C/D)，任何一个 IO 口都可以启用外部中断/事件功能，由 AFIO_EXTICR 寄存器配置。
EXTI9	自动唤醒事件。

## 6.5 寄存器描述

### 6.5.1 EXTI 寄存器描述

表 6-3 EXTI 相关寄存器列表

名称	访问地址	描述	复位值
R32_EXTI_INTENR	0x40010400	中断使能寄存器	0x00000000
R32_EXTI_EVENR	0x40010404	事件使能寄存器	0x00000000
R32_EXTI_RTENR	0x40010408	上升沿触发使能寄存器	0x00000000
R32_EXTI_FTENR	0x4001040C	下降沿触发使能寄存器	0x00000000
R32_EXTI_SWIEVR	0x40010410	软中断事件寄存器	0x00000000

R32_EXTI_INTFR	0x40010414	中断标志位寄存器	0x00000XXX
----------------	------------	----------	------------

### 6.5.1.1 中断使能寄存器 (EXTI\_INTENR)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved							MR9	MR8	MR7	MR6	MR5	MR4	MR3	MR2	MR1	MR0

位	名称	访问	描述	复位值
[31:10]	Reserved	R0	保留。	0
[9:0]	MRx	RW	使能外部中断通道 x 的中断请求信号。 1: 使能此通道的中断; 0: 屏蔽此通道的中断。	0

### 6.5.1.2 事件使能寄存器 (EXTI\_EVENR)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved							MR9	MR8	MR7	MR6	MR5	MR4	MR3	MR2	MR1	MR0

位	名称	访问	描述	复位值
[31:10]	Reserved	R0	保留。	0
[9:0]	MRx	RW	使能外部中断通道 x 的事件请求信号。 1: 使能此通道的事件; 0: 屏蔽此通道的事件。	0

### 6.5.1.3 上升沿触发使能寄存器 (EXTI\_RTENR)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved							TR9	TR8	TR7	TR6	TR5	TR4	TR3	TR2	TR1	TR0

位	名称	访问	描述	复位值
[31:10]	Reserved	R0	保留。	0
[9:0]	TRx	RW	使能外部中断通道 x 的上升沿触发。 1: 使能此通道的上升沿触发; 0: 禁止此通道的上升沿触发。	0

### 6.5.1.4 下降沿触发使能寄存器 (EXTI\_FTENR)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved							TR9	TR8	TR7	TR6	TR5	TR4	TR3	TR2	TR1	TR0

位	名称	访问	描述	复位值
[31:10]	Reserved	RO	保留。	0
[9:0]	TRx	RW	使能外部中断通道 x 的下降沿触发。 1: 使能此通道的下降沿触发; 0: 禁止此通道的下降沿触发。	0

### 6.5.1.5 软中断事件寄存器 (EXTI\_SWIEVR)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved							SWIER9	SWIER8	SWIER7	SWIER6	SWIER5	SWIER4	SWIER3	SWIER2	SWIER1	SWIER0

位	名称	访问	描述	复位值
[31:10]	Reserved	RO	保留。	0
[9:0]	SWIERx	RW	在相对应的外部触发中断通道上设置一个软件中断。这里置位会使中断标志位 (EXTI_INTFR) 对应位置位, 如果中断使能 (EXTI_INTENR) 或事件使能 (EXTI_EVENTR) 开启, 那么就会产生中断或事件。	0

### 6.5.1.6 中断标志位寄存器 (EXTI\_INTFR)

偏移地址: 0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved							IF9	IF8	IF7	IF6	IF5	IF4	IF3	IF2	IF1	IF0

位	名称	访问	描述	复位值
[31:10]	Reserved	RO	保留。	0
[9:0]	IFx	RW1	中断标志位, 该位置位标志表示发生了对应的外部中断。写 1 可以清除此位。	X

## 6.5.2 PFIC 寄存器描述

表 6-4 PFIC 相关寄存器列表

名称	访问地址	描述	复位值
R32_PFIC_ISR1	0xE000E000	PFIC 中断使能状态寄存器 1	0x00000000
R32_PFIC_ISR2	0xE000E004	PFIC 中断使能状态寄存器 2	0x00000000
R32_PFIC_IPR1	0xE000E020	PFIC 中断挂起状态寄存器 1	0x00000000
R32_PFIC_IPR2	0xE000E024	PFIC 中断挂起状态寄存器 2	0x00000000
R32_PFIC_ITHRESDR	0xE000E040	PFIC 中断优先级阈值配置寄存器	0x00000000
R32_PFIC_CFGR	0xE000E048	PFIC 中断配置寄存器	0x00000000
R32_PFIC_GISR	0xE000E04C	PFIC 中断全局状态寄存器	0x00000000
R32_PFIC_VTFIDR	0xE000E050	PFIC VTF 中断 ID 配置寄存器	0x00000000
R32_PFIC_VTFADDRRO	0xE000E060	PFIC VTF 中断 0 地址寄存器	0x00000000
R32_PFIC_VTFADDRR1	0xE000E064	PFIC VTF 中断 1 地址寄存器	0x00000000
R32_PFIC_IENR1	0xE000E100	PFIC 中断使能设置寄存器 1	0x00000000
R32_PFIC_IENR2	0xE000E104	PFIC 中断使能设置寄存器 2	0x00000000
R32_PFIC_IRER1	0xE000E180	PFIC 中断使能清除寄存器 1	0x00000000
R32_PFIC_IRER2	0xE000E184	PFIC 中断使能清除寄存器 2	0x00000000
R32_PFIC_IPSR1	0xE000E200	PFIC 中断挂起设置寄存器 1	0x00000000
R32_PFIC_IPSR2	0xE000E204	PFIC 中断挂起设置寄存器 2	0x00000000
R32_PFIC_IPRR1	0xE000E280	PFIC 中断挂起清除寄存器 1	0x00000000
R32_PFIC_IPRR2	0xE000E284	PFIC 中断挂起清除寄存器 2	0x00000000
R32_PFIC_IACTR1	0xE000E300	PFIC 中断激活状态寄存器 1	0x00000000
R32_PFIC_IACTR2	0xE000E304	PFIC 中断激活状态寄存器 2	0x00000000
R32_PFIC_IPRIORx	0xE000E400	PFIC 中断优先级配置寄存器	0x00000000
R32_PFIC_SCTLR	0xE000ED10	PFIC 系统控制寄存器	0x00000000

注：1. PFIC\_ISR1 寄存器的默认值为 0xC，即 NMI 和异常总是默认使能的。

2. NMI、EXC 支持中断挂起清除和设置操作，不支持中断使能清除和设置操作。

### 6.5.2.1 PFIC 中断使能状态寄存器 1 (PFIC\_ISR1)

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
INTENSTA[31:16]																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reser ved	INTEN STA14	Reser ved	INTEN STA12	Reserved									INTEN STA3	INTEN STA2	Reserved	

位	名称	访问	描述	复位值
[31:16]	INTENSTA	RO	16#-31#中断当前使能状态。 1：当前编号中断已使能； 0：当前编号中断未启用。	0
15	Reserved	RO	保留。	0
14	INTENSTA	RO	14#中断当前使能状态。 1：当前编号中断已使能； 0：当前编号中断未启用。	0
13	Reserved	RO	保留。	0

12	INTENSTA	R0	12#中断当前使能状态。 1: 当前编号中断已使能; 0: 当前编号中断未启用。	0
[11:4]	Reserved	R0	保留。	0
[3:2]	INTENSTA	R0	2#-3#中断当前使能状态。 1: 当前编号中断已使能; 0: 当前编号中断未启用。	0
[1:0]	Reserved	R0	保留。	0

### 6.5.2.2 PFIC 中断使能状态寄存器 2 (PFIC\_ISR2)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								INTENSTA[40:32]							

位	名称	访问	描述	复位值
[31:9]	Reserved	R0	保留。	0
[8:0]	INTENSTA	R0	32#-40#中断当前使能状态。 1: 当前编号中断已使能; 0: 当前编号中断未启用。	0

### 6.5.2.3 PFIC 中断挂起状态寄存器 1 (PFIC\_IPR1)

偏移地址: 0x20

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PENDSTA[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	PENDS TA14	Reserved	PENDS TA12	Reserved								PENDS TA3	PENDS TA2	Reserved	

位	名称	访问	描述	复位值
[31:16]	PENDSTA	R0	16#-31#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0
15	Reserved	R0	保留。	0
14	PENDSTA	R0	14#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0
13	Reserved	R0	保留。	0
12	PENDSTA	R0	12#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0
[11:4]	Reserved	R0	保留。	0

[3:2]	PENDSTA	RO	2#-3#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0
[1:0]	Reserved	RO	保留。	0

#### 6.5.2.4 PFIC 中断挂起状态寄存器 2 (PFIC\_IPR2)

偏移地址: 0x24

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PENDSTA[40:32]							

位	名称	访问	描述	复位值
[31:9]	Reserved	RO	保留。	0
[8:0]	PENDSTA	RO	32#-40#中断当前挂起状态。 1: 当前编号中断已挂起; 0: 当前编号中断未挂起。	0

#### 6.5.2.5 PFIC 中断优先级阈值配置寄存器 (PFIC\_ITHRESDR)

偏移地址: 0x40

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														THRESHOLD[7:0]																	

位	名称	访问	描述	复位值
[31:8]	Reserved	RO	保留。	0
[7:0]	THRESHOLD[7:0]	RW	中断优先级阈值设置值。 低于当前设置值的中断优先级值, 当挂起时不执行中断服务; 此寄存器为 0 时表示阈值寄存器功能无效。 [7:6]: 优先级阈值; [5:0]: 保留, 固定为 0, 写无效。	0

#### 6.5.2.6 PFIC 中断配置寄存器 (PFIC\_CFGR)

偏移地址: 0x48

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
KEYCODE[15:0]																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved								RSTSYS	Reserved							

位	名称	访问	描述	复位值
[31:16]	KEYCODE[15:0]	WO	对应不同的目标控制位, 需要同步写入相应的安全访问标识数据才能修改, 读出数据固定为 0。	0

			KEY1 = 0xFA05; KEY2 = 0xBCAF; KEY3 = 0xBEEF。	
[15:8]	Reserved	RO	保留。	0
7	RSTSYS	WO	系统复位（同步写入 KEY3）。自动清 0。 写 1 有效，写 0 无效。 注：与 PFIC_SCTLR 寄存器 SYSRST 位作用相同。	0
[6:0]	Reserved	RO	保留。	0

### 6.5.2.7 PFIC 中断全局状态寄存器 (PFIC\_GISR)

偏移地址：0x4C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						GPEND STA	GACT STA	NESTSTA[7:0]							

位	名称	访问	描述	复位值
[31:10]	Reserved	RO	保留。	0
9	GPENDSTA	RO	当前是否有中断处于挂起。 1：有； 0：没有。	0
8	GACTSTA	RO	当前是否有中断被执行。 1：有； 0：没有。	0
[7:0]	NESTSTA[7:0]	RO	当前中断嵌套状态，目前最大支持 2 级嵌套，硬件压栈深度最大为 2 级。 0x03：第 2 级中断中； 0x01：第 1 级中断中； 其他：没有中断发生。	0

### 6.5.2.8 PFIC VTF 中断 ID 配置寄存器 (PFIC\_VTFIDR)

偏移地址：0x50

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VTFID1								VTFID0							

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:8]	VTFID1	RW	配置 VTF 中断 1 的中断编号。	0
[7:0]	VTFID0	RW	配置 VTF 中断 0 的中断编号。	0

### 6.5.2.9 PFIC VTF 中断 0 地址寄存器 (PFIC\_VTFADDRRO)

偏移地址：0x60



31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ADDR0[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR0[15:1]														VTF0EN	

位	名称	访问	描述	复位值
[31:1]	ADDR0[31:1]	RW	VTF 中断 0 服务程序地址 bit[31:1], bit0 为 0。	0
0	VTF0EN	RW	VTF 中断 0 使能位。 1: 启用 VTF 中断 0 通道; 0: 关闭。	0

#### 6.5.2.10 PFIC VTF 中断 1 地址寄存器 (PFIC\_VTFADDR1)

偏移地址: 0x64

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ADDR1[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR1[15:1]														VTF1EN	

位	名称	访问	描述	复位值
[31:1]	ADDR1[31:1]	RW	VTF 中断 1 服务程序地址 bit[31:1], bit0 为 0。	0
0	VTF1EN	RW	VTF 中断 1 使能位。 1: 启用 VTF 中断 1 通道; 0: 关闭。	0

#### 6.5.2.11 PFIC 中断使能设置寄存器 1 (PFIC\_IENR1)

偏移地址: 0x100

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTEN[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reser ved	INTEN14	Reser ved	INTEN12	Reserved											

位	名称	访问	描述	复位值
[31:16]	INTEN	WO	16#-31#中断使能控制。 1: 当前编号中断使能; 0: 无影响。	0
15	Reserved	RO	保留。	0
14	INTEN	WO	14#中断使能控制。 1: 当前编号中断使能;	0

			0: 无影响。	
13	Reserved	RO	保留。	0
12	INTEN	WO	12#中断使能控制。 1: 当前编号中断使能; 0: 无影响。	0
[11:0]	Reserved	RO	保留。	0

### 6.5.2.12 PFIC 中断使能设置寄存器 2 (PFIC\_IENR2)

偏移地址: 0x104

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								INTEN[40:32]							

位	名称	访问	描述	复位值
[31:9]	Reserved	RO	保留。	0
[8:0]	INTEN	WO	32#-40#中断使能控制。 1: 当前编号中断使能; 0: 无影响。	0

### 6.5.2.13 PFIC 中断使能清除寄存器 1 (PFIC\_IRER1)

偏移地址: 0x180

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTRSET [31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	INTRSE T14	Reserved	INTRSE T12	Reserved											

位	名称	访问	描述	复位值
[31:16]	INTRSET	WO	16#-31#中断关闭控制。 1: 当前编号中断关闭; 0: 无影响。	0
15	Reserved	RO	保留。	0
14	INTRSET	WO	14#中断关闭控制。 1: 当前编号中断关闭; 0: 无影响。	0
13	Reserved	RO	保留。	0
12	INTRSET	WO	12#中断关闭控制。 1: 当前编号中断关闭; 0: 无影响。	0
[11:0]	Reserved	RO	保留。	0

**6.5.2.14 PFIC 中断使能清除寄存器 2 (PFIC\_IRER2)**

偏移地址: 0x184

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								INTRSET [40:32]							

位	名称	访问	描述	复位值
[31:9]	Reserved	RO	保留。	0
[8:0]	INTRSET	WO	32#-40#中断关闭控制。 1: 当前编号中断关闭; 0: 无影响。	0

**6.5.2.15 PFIC 中断挂起设置寄存器 1 (PFIC\_IPSR1)**

偏移地址: 0x200

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PENDSET [31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	PEND SET14	Reserved	PEND SET12	Reserved								PEND SET3	PEND SET2	Reserved	

位	名称	访问	描述	复位值
[31:16]	PENDSET	WO	16#-31#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0
15	Reserved	RO	保留。	0
14	PENDSET	WO	14#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0
13	Reserved	RO	保留。	0
12	PENDSET	WO	12#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0
[11:4]	Reserved	RO	保留。	0
[3:2]	PENDSET	WO	2#-3#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0
[1:0]	Reserved	RO	保留。	0

**6.5.2.16 PFIC 中断挂起设置寄存器 2 (PFIC\_IPSR2)**

偏移地址: 0x204

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----

Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PENDSET [40:32]							

位	名称	访问	描述	复位值
[31:9]	Reserved	RO	保留。	0
[8:0]	PENDSET	WO	32#-40#中断挂起设置。 1: 当前编号中断挂起; 0: 无影响。	0

### 6.5.2.17 PFIC 中断挂起清除寄存器 1 (PFIC\_IPRR1)

偏移地址: 0x280

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PENDRST [31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	PEND RST14	Reserved	PEND RST12	Reserved								PEND RST3	PEND RST2	Reserved	

位	名称	访问	描述	复位值
[31:16]	PENDRST	WO	16#-31#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0
15	Reserved	RO	保留。	0
14	PENDRST	WO	14#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0
13	Reserved	RO	保留。	0
12	PENDRST	WO	12#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0
[11:4]	Reserved	RO	保留。	0
[3:2]	PENDRST	WO	2#-3#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0
[1:0]	Reserved	RO	保留。	0

### 6.5.2.18 PFIC 中断挂起清除寄存器 2 (PFIC\_IPRR2)

偏移地址: 0x284

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PENDRST [40:32]							

位	名称	访问	描述	复位值
[31:9]	Reserved	RO	保留。	0
[8:0]	PENDRST	WO	32#-40#中断挂起清除。 1: 当前编号中断清除挂起状态; 0: 无影响。	0

### 6.5.2.19 PFIC 中断激活状态寄存器 1 (PFIC\_IACR1)

偏移地址: 0x300

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IACTS [31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	IACTS14	Reserved	IACTS12	Reserved								IACTS3	IACTS2	Reserved	

位	名称	访问	描述	复位值
[31:16]	IACTS	RO	16#-31#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0
15	Reserved	RO	保留。	0
14	IACTS	RO	14#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0
13	Reserved	RO	保留。	0
12	IACTS	RO	12#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0
[11:4]	Reserved	RO	保留。	0
[3:2]	IACTS	RO	2#-3#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0
[1:0]	Reserved	RO	保留。	0

### 6.5.2.20 PFIC 中断激活状态寄存器 2 (PFIC\_IACR2)

偏移地址: 0x304

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								IACTS[40:32]							

位	名称	访问	描述	复位值
[31:9]	Reserved	RO	保留。	0

[8:0]	IACTS	RO	32#-40#中断执行状态。 1: 当前编号中断执行中; 0: 当前编号中断没执行。	0
-------	-------	----	--	---

### 6.5.2.21 PFIC 中断优先级配置寄存器 (PFIC\_IPRIORx) (x=0-63)

偏移地址: 0x400 - 0x4FF

控制器支持 256 个中断 (0-255), 每个中断使用 8bit 来设置控制优先级。

	31	24	23	16	15	8	7	0
IPRIOR63	PRIO_255		PRIO_254		PRIO_253		PRIO_252	
...	...		...		...		...	
IPRIORx	PRIO_(4x+3)		PRIO_(4x+2)		PRIO_(4x+1)		PRIO_(4x)	
...	...		...		...		...	
IPRIOR0	PRIO_3		PRIO_2		PRIO_1		PRIO_0	

位	名称	访问	描述	复位值
[2047:2040]	IP_255	RW	同 IP_0 描述。	0
...	...	...	...	...
[31:24]	IP_3	RW	同 IP_0 描述。	0
[23:16]	IP_2	RW	同 IP_0 描述。	0
[15:8]	IP_1	RW	同 IP_0 描述。	0
[7:0]	IP_0	RW	编号 0 中断优先级配置。 [7:6]: 优先级控制位。 若配置无嵌套, 无抢占位; 若配置 2 级嵌套, bit7 为抢占位; [5:0]: 保留, 固定为 0, 写无效。	0

### 6.5.2.22 PFIC 系统控制寄存器 (PFIC\_SCTLR)

偏移地址: 0xD10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
SYS RST	Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved											SET EVENT	SEV ONPEND	WFIT0 WFE	SLEEP DEEP	SLEEP ONEXIT	Reser ved

位	名称	访问	描述	复位值
31	SYSRST	WO	系统复位, 自动清 0。写 1 有效, 写 0 无效, 与 PFIC_CFGR 寄存器相同效果。	0
[30:6]	Reserved	RO	保留。	0
5	SETEVENT	WO	设置事件, 可以唤醒 WFE 的情况。	0
4	SEVONPEND	RW	当发生事件或者中断挂起状态时, 可以	0

			从 WFE 指令后唤醒系统,如果未执行 WFE 指令,将在下次执行该指令后立即唤醒系统。 1: 启用的事件和所有中断(包括未开启中断)都能唤醒系统; 0: 只有启用的事件和启用的中断可以唤醒系统。	
3	WFI TOWFE	RW	将 WFI 指令当成是 WFE 执行。 1: 将之后的 WFI 指令当做 WFE 指令; 0: 无作用。	0
2	SLEEPDEEP	RW	控制系统的低功耗模式。 1: deepsleep;            0: sleep。	0
1	SLEEPONEXIT	RW	控制离开中断服务程序后,系统状态。 1: 系统进入低功耗模式; 0: 系统进入主程序。	0
0	Reserved	RO	保留。	0

### 6.5.3 专用 CSR 寄存器

RISC-V 架构中定义了一些控制和状态寄存器 (Control and Status Register, CSR), 用于配置或标识或记录运行状态。CSR 寄存器属于内核内部的寄存器, 使用专用的 12 位地址空间。CH32V00X 芯片除了 RISC-V 特权架构文档中定义的标准寄存器外, 还增加了一些厂商自定义寄存器, 需要使用 `csr` 指令进行访问。

注: 此类寄存器标注为“MRW, MRO, MRW1”属性的需要系统在机器模式下才能访问。

#### 6.5.3.1 中断系统控制寄存器 (INTSYSCR)

CSR 地址: 0x804

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														INEST EN	HWSTK EN

位	名称	访问	描述	复位值
[31:2]	Reserved	MRO	保留。	0
1	INESTEN	MRW	中断嵌套使能。 1: 中断嵌套功能使能; 0: 中断嵌套功能关闭。	0
0	HWSTKEN	MRW	硬件压栈使能。 1: 硬件压栈功能使能; 0: 硬件压栈功能关闭。	0

#### 6.5.3.2 异常入口基地址寄存器 (MTVEC)

CSR 地址: 0x305

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----

BASEADDR[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BASEADDR[15:2]													MODE1	MODE0	

位	名称	访问	描述	复位值
[31:2]	BASEADDR	MRW	中断向量表基地址。	0
1	MODE1	MRW	中断向量表识别模式。 1: 按绝对地址识别, 支持全范围, 但必须跳转; 0: 按跳转指令识别, 有限范围, 支持非跳指令。	0
0	MODE0	MRW	中断或异常入口地址模式选择。 1: 根据中断编号*4 进行地址偏移; 0: 使用统一入口地址。	0

#### 6.5.4 STK 寄存器描述

表 6-5 STK 相关寄存器列表

名称	访问地址	描述	复位值
R32_STK_CTLR	0xE000F000	系统计数控制寄存器	0x00000000
R32_STK_SR	0xE000F004	系统计数状态寄存器	0x00000000
R32_STK_CNTL	0xE000F008	系统计数器寄存器	0x00000000
R32_STK_CMLR	0xE000F010	计数比较寄存器	0x00000000

##### 6.5.4.1 系统计数控制寄存器 (STK\_CTLR)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SWIE	Reserved														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved												STRE	STCLK	STIE	STE

位	名称	访问	描述	复位值
31	SWIE	RW	软件中断触发使能 (SWI)。 1: 触发软件中断; 0: 关闭触发。 进入软件中断后, 需软件清 0, 否则持续触发。	0
[30:4]	Reserved	RO	保留。	0
3	STRE	RW	自动重装载计数使能位。 1: 向上计数到比较值后重新从 0 开始计数; 0: 向上计数到比较值后继续向上计数。	0
2	STCLK	RW	计数器时钟源选择位。 1: HCLK 做时基; 0: HCLK/8 做时基。	0
1	STIE	RW	计数器中断使能控制位。	0



			1: 使能计数器中断; 0: 关闭计数器中断。	
0	STE	RW	系统计数器使能控制位。 1: 启动系统计数器 STK; 0: 关闭系统计数器 STK, 计数器停止计数。	0

#### 6.5.4.2 系统计数状态寄存器 (STK\_SR)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved															CNTIF

位	名称	访问	描述	复位值
[31:1]	Reserved	RO	保留。	0
0	CNTIF	RW0	计数值比较标志, 写 0 清除, 写 1 无效。 1: 向上计数达到比较值; 0: 未达到比较值。	0

#### 6.5.4.3 系统计数器寄存器 (STK\_GNTL)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNT[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															

位	名称	访问	描述	复位值
[31:0]	CNT	RW	当前计数器计数值 32 位。	0

#### 6.5.4.4 计数比较寄存器 (STK\_CMPLR)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CMP[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CMP[15:0]															

位	名称	访问	描述	复位值
[31:0]	CMP	RW	设置比较计数器值 32 位。	0

## 第 7 章 GPIO 及其复用功能（GPIO/AFIO）

本章模块描述适用于 CH32V00X 微控制器全系列产品。

GPIO 口可以配置成多种输入或输出模式，内置可关闭的上拉或下拉电阻，可以配置成推挽或开漏功能。GPIO 口还可以复用成其他功能。

### 7.1 主要特征

端口的每个引脚都可以配置成以下的多种模式之一：


- 浮空输入
- 上拉输入
- 下拉输入
- 模拟输入
- 开漏输出
- 推挽输出
- 复用功能的输入和输出

许多引脚拥有复用功能，很多其他的外设把自己的输出和输入通道映射到这些引脚上，这些复用引脚具体用法需要参照各个外设，而对这些引脚是否复用和是否重映射的内容由本章说明。

### 7.2 功能描述

#### 7.2.1 概述

图 7-1 GPIO 模块基本结构框图



注：当 GPIO 为普通 IO 时， $VDD_x$  为  $VDD$ ，当 GPIO 为 FTIO 时， $VDD_x$  为  $VDD_{FT}$ 。

如图 7-1 所示 IO 口结构，每个引脚在芯片内部都有两只保护二极管，IO 口内部可分为输入和输出驱动模块。其中输入驱动有弱上下拉电阻可选，可连接到 AD 等模拟输入的外设；如果输入到数字外设，就需要经过一个 TTL 施密特触发器，再连接到 GPIO 输入寄存器或其他复用外设。而输出驱动有一对 MOS 管，可通过配置上下的 MOS 管是否使能来将 IO 口配置成开漏或推挽输出；输出驱动内部也可以配置成由 GPIO 控制输出还是由复用的其他外设控制输出。

#### 7.2.2 GPIO 的初始化功能

刚复位后，GPIO 口运行在初始状态，这时大多数 IO 口都是运行在浮空输入状态，但也有 HSE 等

外设相关的引脚是运行在外设复用的功能上。具体的初始化功能请参照引脚描述相关的章节。

### 7.2.3 外部中断

所有的 GPIO 口都可以被配置外部中断输入通道，但一个外部中断输入通道最多只能映射到一个 GPIO 引脚上，且外部中断通道的序号必须和 GPIO 端口的位号一致，比如 PA1（或 PC1、PD1 等）只能映射到 EXT11 上，且 EXT11 只能接受 PA1、PC1 或 PD1 等其中之一的映射，两方都是一对一的关系。

### 7.2.4 复用功能

使用复用功能必须要注意：

- 使用输入方向的复用功能，端口必须配置成复用输入模式，上下拉设置可根据实际需要来设置
- 使用输出方向的复用功能，端口必须配置成复用输出模式，推挽或开漏可根据实际情况设置
- 对于双向的复用功能，端口必须配置成复用输出模式，这时驱动器被配置成浮空输入模式


同一个 IO 口可能有多个外设复用到此管脚，因此为了使各个外设都有最大的发挥空间，外设的复用引脚除了默认复用引脚，还可以进行重映射，重映射到其他的引脚，避开被占用的引脚。

### 7.2.5 锁定机制

锁定机制可以锁定 IO 口的配置。经过特定的一个写序列后，选定的 IO 引脚配置将被锁定，在下一个复位前无法更改。

### 7.2.6 输入配置


图 7-2 GPIO 模块输入配置结构框图



当 IO 口配置成输入模式时，输出驱动断开，输入上下拉可选，不连接复用功能和模拟输入。在每个 IO 口上的数据在每个 HB 时钟被采样到输入数据寄存器，读取输入数据寄存器对应位即获取了对应引脚的电平状态。

## 7.2.7 输出配置


图 7-3 GPIO 模块输出配置结构框图



当 I/O 口配置成输出模式时，输出驱动器中的一对 MOS 可根据需要被配置成推挽或开漏模式，不使用复用功能。输入驱动的上下拉电阻被禁用，TTL 施密特触发器被激活，出现在 I/O 引脚上的电平将会在每个 HB 时钟被采样到输入数据寄存器，所以读取输入数据寄存器将会得到 I/O 状态，在推挽输出模式时，对输出数据寄存器的访问就会得到最后一次写入的值。

## 7.2.8 复用功能配置


图 7-4 GPIO 模块被其他外设复用时的结构框图



在启用复用功能时，输出驱动器被使能，可以按需要被配置成开漏或推挽模式，施密特触发器也被打开，复用功能的输入和输出线都被连接，但是输出数据寄存器被断开，出现在 I/O 引脚上的电平将会在每个 HB 时钟被采样到输入数据寄存器，在开漏模式下，读取输入数据寄存器将会得到 I/O 口当前状态；在推挽模式下，读取输出数据寄存器将会得到最后一次写入的值。

### 7.2.9 模拟输入配置

图 7-5 GPIO 模块作为模拟输入时的配置结构框图



在启用模拟输入时，输出缓冲器被断开，输入驱动中施密特触发器的输入被禁止以防止产生 I/O 口上的消耗，上下拉电阻被禁止，读取输入数据寄存器将一直为 0。

### 7.2.10 外设的 GPIO 设置

下列表格推荐了各个外设的引脚相应的 GPIO 口配置。

表 7-1 高级定时器 (TIM1)

TIM1	配置	GPIO 配置
TIM1_CHx	输入捕获通道 x	浮空输入
	输出比较通道 x	推挽复用输出
TIM1_CHxN	互补输出通道 x	推挽复用输出
TIM1_BKIN	刹车输入	浮空输入
TIM1_ETR	外部触发时钟输入	浮空输入

表 7-2 通用定时器 (TIM2)

TIM2 引脚	配置	GPIO 配置
TIM2_CHx	输入捕获通道 x	浮空输入
	输出比较通道 x	推挽复用输出
TIM2_ETR	外部触发时钟输入	浮空输入

表 7-3 通用异步串行收发器 (USART)

USART 引脚	配置	GPIO 配置
USART <sub>x</sub> _TX	全双工模式	推挽复用输出
	半双工同步模式	开漏复用输出
USART <sub>x</sub> _RX	全双工模式	浮空输入或带上拉输入
	半双工同步模式	未使用
USART <sub>x</sub> _RTS	硬件流量控制	推挽复用输出
USART <sub>x</sub> _CTS	硬件流量控制	浮空输入或带上拉输入

表 7-4 串行外设接口（SPI）模块

SPI 引脚	配置	GPIO 配置
SPI1_SCK	主模式	推挽复用输出
	从模式	浮空输入
SPI1_MOSI	全双工主模式	推挽复用输出
	全双工从模式	浮空输入或带上拉输入
	简单的双向数据线/主模式	推挽复用输出
	简单的双向数据线/从模式	未使用
SPI1_MISO	全双工主模式	浮空输入或带上拉输入
	全双工从模式	推挽复用输出
	简单的双向数据线/主模式	未使用
	简单的双向数据线/从模式	推挽复用输出
SPI1_NSS	硬件主或从模式	浮空、上拉或下拉输入
	硬件主模式/NSS 输出使能模式	推挽复用输出
	软件模式	未使用

表 7-5 内部集成总线（I2C）模块

I <sup>2</sup> C 引脚	配置	GPIO 配置
I <sup>2</sup> C_SCL	I <sup>2</sup> C 时钟	开漏复用输出
I <sup>2</sup> C_SDA	I <sup>2</sup> C 数据	开漏复用输出

表 7-6 模拟转数字转换器（ADC）

ADC 引脚	GPIO 配置
ADC	模拟输入

表 7-7 其他的 IO 功能设置

引脚	配置功能	GPIO 配置
MC0	时钟输出	推挽复用输出
EXTI	外部中断输入	浮空、上拉或下拉输入
OPA	运算放大器输入	浮空输入

## 7.2.11 复用功能重映射 GPIO 设置

### 7.2.11.1 定时器复用功能重映射

表 7-8 TIM1 复用功能重映射

复用功能	TIM1_RM =0000 默认映 射	TIM1_RM =0001 部分映 射	TIM1_RM =0010 部分映 射	TIM1_RM =0011 完全映 射	TIM1_RM =0100 部分映 射	TIM1_RM =0101 部分映 射	TIM1_RM =0110 部分映 射	TIM1_RM =0111 完全映 射	TIM1_RM =1000 完全映 射	TIM1_RM =1001 部分映 射
TIM1_ETR	PC5	PD4	PC5	PC2	PD4	PD4	PD4	PB4	PB4	PB4
TIM1_CH1	PD2	PD2	PC6	PC4	PA3	PA3	PA3	PC4	PC4	PA0
TIM1_CH2	PA1	PA1	PC7	PC7	PB0	PB0	PB0	PC5	PC5	PA1
TIM1_CH3	PC3	PC3	PC0	PC5	PB1	PC3	PB1	PC6	PC6	PA2
TIM1_CH4	PC4	PC4	PD3	PD4	PD1	PD1	PB2	PC7	PC7	PA3
TIM1_BKIN	PC2	PC2	PC1	PC1	PB3	PB3	PA7	PB2	PB2	PB2

TIM1_CH1N	PD0	PD0	PC3	PC3	PA0	PA0	PA0	PC0	PA3	PC0
TIM1_CH2N	PA2	PA2	PC4	PD2	PA2	PA2	PA2	PC1	PB0	PC1
TIM1_CH3N	PD1	PD1	PD1	PC6	PD0	PD0	PD0	PC2	PB1	PC2

注：对于表中 TIM1\_CH1 的映射功能，条件为 TIM1\_1\_RM=0。当 TIM1\_1\_RM=1 时，TIM1\_CH1 映射到 LSI（用于 LSI 校准）

表 7-9-1 TIM2 复用功能重映射 (仅适用于 CH32V002/004/005/006)

复用功能	TIM2_RM=000 默认映射	TIM2_RM=001 部分映射	TIM2_RM=010 完全映射	TIM2_RM=011 完全映射	TIM2_RM=100 完全映射	TIM2_RM=101 完全映射	TIM2_RM=110 完全映射	TIM2_RM=111 完全映射
TIM2_ETR	PD4	PC1	PC5	PC1	PC0	PA0	PB1	PD3
TIM2_CH1	PD4	PC1	PC5	PC1	PC0	PA0	PB1	PD3
TIM2_CH2	PD3	PD3	PC2	PC7	PC1	PA1	PA1	PD4
TIM2_CH3	PC0	PC0	PD2	PD6	PC3	PA2	PA2	PA2
TIM2_CH4	PD7	PD7	PC1	PD5	PB6	PA3	PA3	PA3

表 7-9-2 TIM2 复用功能重映射 (仅适用于 CH32V007/CH32M007)

复用功能	TIM2_RM=000 默认映射	TIM2_RM=001 部分映射	TIM2_RM=010 完全映射	TIM2_RM=011 完全映射	TIM2_RM=100 完全映射	TIM2_RM=101 完全映射	TIM2_RM=110 完全映射	TIM2_RM=111 完全映射
TIM2_ETR	PD4	PC1	PC5	PC1	PC0	PA0	PB1	PD3
TIM2_CH1	PD4	PC1	PC5	PC1	PC0	PA0	PB1	PD3
TIM2_CH2	PD3	PD3	PB3	PC7	PC1	PA1	PA1	PD4
TIM2_CH3	PC0	PC0	PD2	PD6	PC3	PA2	PA2	PA2
TIM2_CH4	PD7	PD7	PC1	PD5	PB6	PA3	PA3	PA3

### 7.2.11.2 USART 复用功能重映射

表 7-10 USART1 复用功能重映射

复用功能	USART1_RM=0000 默认映射	USART1_RM=0001 重映射	USART1_RM=0010 重映射	USART1_RM=0011 重映射	USART1_RM=0100 重映射	USART1_RM=0101 重映射	USART1_RM=0110 重映射	USART1_RM=0111 重映射	USART1_RM=1000 重映射	USART1_RM=1001 重映射
USART1_TX	PD5	PD6	PD0	PC0	PD1	PB3	PC5	PB5	PA0	PA0
USART1_RX	PD6	PD5	PD1	PC1	PB3	PD1	PC6	PB6	PA1	PC4
USART1_CTS	PD3	PC6	PC3	PC6	PD7	PD7	PC7	PC7	PD2	PD5
USART1_RTS	PC2	PC7	PC2	PC7	PA5	PA5	PB4	PB4	PD3	PD4

表 7-11 USART2 复用功能重映射

复用功能	USART2_RM=000 默认映射	USART2_RM=001 重映射	USART2_RM=010 重映射	USART2_RM=011 重映射	USART2_RM=100 重映射	USART2_RM=101 重映射	USART2_RM=110 重映射
USART2_TX	PA7	PA4	PA2	PD2	PB0	PC4	PA6
USART2_RX	PB3	PA5	PA3	PD3	PB1	PD1	PA5
USART2_CTS	PA4	PA7	PA0	PA0	PB6	PA4	PA7

USART2_RTS	PA5	PB3	PA1	PA1	PA1	PA1	PB3
------------	-----	-----	-----	-----	-----	-----	-----

### 7.2.11.3 SPI 复用功能重映射

表 7-12 SPI 复用功能重映射

复用功能	SPI_RM=000 默认映射	SPI_RM=001 重映射	SPI_RM=010 重映射	SPI_RM=011 重映射	SPI_RM=100 重映射	SPI_RM=101 重映射	SPI_RM=110 重映射
SPI_NSS	PC1	PC0	PC4	PB0	PD3	PC1	PC4
SPI_SCK	PC5	PC5	PD2	PB1	PD4	PA1	PB5
SPI_MISO	PC7	PC7	PB3	PB2	PD5	PB5	PC7
SPI_MOSI	PC6	PC6	PD3	PC0	PD6	PA2	PB4

### 7.2.11.4 I2C 复用功能重映射

表 7-13-1 I2C 复用功能重映射 (仅适用于 CH32V002/004/005/006)

复用功能	I2C_RM=000 默认映射	I2C_RM=001 重映射	I2C_RM=010 重映射	I2C_RM=011 默认映射	I2C_RM=1xx 重映射
I2C_SCL	PC2	PD1	PC5	PB5	PB3
I2C_SDA	PC1	PD0	PC6	PB6	PD1

表 7-13-2 I2C 复用功能重映射 (仅适用于 CH32V007/CH32M007)

复用功能	I2C_RM=000 默认映射	I2C_RM=001 重映射	I2C_RM=010 重映射	I2C_RM=011 默认映射	I2C_RM=1xx 重映射
I2C_SCL	PC2	PD1	PC5	PB5	PB3
I2C_SDA	PC1	PD0	PC4	PB6	PD1

### 7.2.11.5 ADC 复用功能重映射

表 7-14 ADC 外部触发注入转换复用功能重映射

复用功能	ADC_ETRGINJ_RM=0 默认映射	ADC_ETRGINJ_RM=1 重映射
ADC 外部触发注入转换	ADC 外部触发注入转换与 PD1 相连	ADC 外部触发注入转换与 PA2 相连

表 7-15 ADC 外部触发规则转换复用功能重映射

复用功能	ADC_ETRGREG_RM=0 默认映射	ADC_ETRGREG_RM=1 重映射
ADC 外部触发规则转换	ADC 外部触发规则转换与 PD3 相连	ADC 外部触发规则转换与 PC2 相连

## 7.3 寄存器描述

### 7.3.1 GPIO 的寄存器描述

除非特殊说明，GPIO 的寄存器必须以字的方式操作（以 32 位来操作这些寄存器）。

表 7-16 GPIO 相关寄存器列表

名称	访问地址	描述	复位值
----	------	----	-----



R32_GPIOA_CFGLR	0x40010800	PA 端口配置寄存器低位	0x44444444
R32_GPIOB_CFGLR	0x40010C00	PB 端口配置寄存器低位	0x44444444
R32_GPIOC_CFGLR	0x40011000	PC 端口配置寄存器低位	0x44444444
R32_GPIOD_CFGLR	0x40011400	PD 端口配置寄存器低位	0x44444444
R32_GPIOA_INDR	0x40010808	PA 端口输入数据寄存器	0x000000XX
R32_GPIOB_INDR	0x40010C08	PB 端口输入数据寄存器	0x000000XX
R32_GPIOC_INDR	0x40011008	PC 端口输入数据寄存器	0x000000XX
R32_GPIOD_INDR	0x40011408	PD 端口输入数据寄存器	0x000000XX
R32_GPIOA_OUTDR	0x4001080C	PA 端口输出数据寄存器	0x00000000
R32_GPIOB_OUTDR	0x40010C0C	PB 端口输出数据寄存器	0x00000000
R32_GPIOC_OUTDR	0x4001100C	PC 端口输出数据寄存器	0x00000000
R32_GPIOD_OUTDR	0x4001140C	PD 端口输出数据寄存器	0x00000000
R32_GPIOA_BSHR	0x40010810	PA 端口置位/复位寄存器	0x00000000
R32_GPIOB_BSHR	0x40010C10	PB 端口置位/复位寄存器	0x00000000
R32_GPIOC_BSHR	0x40011010	PC 端口置位/复位寄存器	0x00000000
R32_GPIOD_BSHR	0x40011410	PD 端口置位/复位寄存器	0x00000000
R32_GPIOA_BCR	0x40010814	PA 端口复位寄存器	0x00000000
R32_GPIOB_BCR	0x40010C14	PB 端口复位寄存器	0x00000000
R32_GPIOC_BCR	0x40011014	PC 端口复位寄存器	0x00000000
R32_GPIOD_BCR	0x40011414	PD 端口复位寄存器	0x00000000
R32_GPIOA_LCKR	0x40010818	PA 端口锁定配置寄存器	0x00000000
R32_GPIOB_LCKR	0x40010C18	PB 端口锁定配置寄存器	0x00000000
R32_GPIOC_LCKR	0x40011018	PC 端口锁定配置寄存器	0x00000000
R32_GPIOD_LCKR	0x40011418	PD 端口锁定配置寄存器	0x00000000

### 7.3.1.1 端口配置寄存器低位 (GPIOx\_CFGLR) (x=A/B/C/D)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNF7[1:0]	Reser ved	MODE7	CNF6[1:0]	Reser ved	MODE6	CNF5[1:0]	Reser ved	MODE5	CNF4[1:0]	Reser ved	MODE4				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNF3[1:0]	Reser ved	MODE3	CNF2[1:0]	Reser ved	MODE2	CNF1[1:0]	Reser ved	MODE1	CNF0[1:0]	Reser ved	MODE0				

位	名称	访问	描述	复位值
[31:30] [27:26] [23:22] [19:18] [15:14] [11:10] [7:6] [3:2]	CNFy[1:0]	RW	(y=0-7), 端口 x 的配置位, 通过这些位配置相应的端口。 在输入模式时 (MODE=00b): 00: 模拟输入模式; 01: 浮空输入模式; 10: 带有上下拉模式; 11: 保留。 在输出模式 (MODE>00b): 00: 通用推挽输出模式;	01b

			01: 通用开漏输出模式; 10: 复用功能推挽输出模式; 11: 复用功能开漏输出模式。	
29 25 21 17 13 9 5 1	Reserved	R0	保留。	0
28 24 20 16 12 8 4 0	MODEy	RW	(y=0-7), 端口 x 模式选择, 通过这些位配置相应的端口。 1: 输出模式, 最大速度 30MHz; 0: 输入模式。	0

### 7.3.1.2 端口输入数据寄存器 (GPIOx\_INDR) (x=A/B/C/D)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								IDR7	IDR6	IDR5	IDR4	IDR3	IDR2	IDR1	IDR0

位	名称	访问	描述	复位值
[31:8]	Reserved	R0	保留。	0
[7:0]	IDRy	R0	(y=0-7), 端口输入数据。这些位只读并只能以 16 位形式读出。读出的值就是对应位的高低状态。	X

### 7.3.1.3 端口输出数据寄存器 (GPIOx\_OUTDR) (x=A/B/C/D)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								ODR7	ODR6	ODR5	ODR4	ODR3	ODR2	ODR1	ODR0

位	名称	访问	描述	复位值
[31:8]	Reserved	R0	保留。	0
[7:0]	ODRy	RW	对于输出模式:	0

			(y=0-7), 端口输出的数据。这些数据只能以 16 位的形式操作。IO 口对外输出这些寄存器的值。 对于带有上下拉输入模式: 1: 上拉输入; 0: 下拉输入。	
--	--	--	---	--

### 7.3.1.4 端口置位/复位寄存器 (GPIOx\_BSHR) (x=A/B/C/D)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								BS7	BS6	BS5	BS4	BS3	BS2	BS1	BS0

位	名称	访问	描述	复位值
[31:24]	Reserved	R0	保留。	0
[23:16]	BRy	WO	(y=0-7), 对这些位置位会清除对应的 OUTDR 位, 写 0 不产生影响。这些位只能以 16 位的形式访问。如果同时设置了 BR 和 BS 位, 则 BS 位起作用。	0
[15:8]	Reserved	R0	保留。	0
[7:0]	BSy	WO	(y=0-7), 对这些位置位会使对应的 OUTDR 位置位, 写 0 不产生影响。这些位只能以 16 位的形式访问。如果同时设置了 BR 和 BS 位, 则 BS 位起作用。	0

### 7.3.1.5 端口复位寄存器 (GPIOx\_BCR) (x=A/B/C/D)

偏移地址: 0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0

位	名称	访问	描述	复位值
[31:8]	Reserved	R0	保留。	0
[7:0]	BRy	WO	(y=0-7), 对这些位置位会清除对应的 OUTDR 位, 写 0 不产生影响。这些位只能以 16 位的形式访问。	0

### 7.3.1.6 端口锁定配置寄存器 (GPIOx\_LCKR) (x=A/B/C/D)

偏移地址: 0x18

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----

Reserved													LCKK		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							LCK7	LCK6	LCK5	LCK4	LCK3	LCK2	LCK1	LCK0	

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LCKK	RW	锁定键，它可以通过特定的序列写入实现锁定，但它可以随时读出。它读出为 0 时表示未锁定生效，读出 1 时表示锁定生效。 锁定键的写入序列为：写 1-写 0-写 1-读 0-读 1，最后一步非必要，但是可以用以确认锁定键已经激活。 在写入序列时任何错误都不会使激活锁定，且在写入序列时，不能更改 LCK[7:0] 的值。锁定生效后，只有在下次复位后才能更改端口的配置。	0
[15:8]	Reserved	RO	保留。	0
[7:0]	LCKy	RW	(y=0-7)，这些位为 1 时表示锁定对应端口的配置。只能在 LCKK 未锁定前改变这些位。锁定的配置指的是配置寄存器 GPIOx_CFGLR 和 GPIOx_CFGHR。	0

注：当对相应的端口位执行了 LOCK 序列后，在下次系统复位之前将不能再更改端口位的配置。

### 7.3.2 AFIO 寄存器描述

除非特殊说明，AFIO 的寄存器必须以字的方式操作（以 32 位来操作这些寄存器）。

表 7-17 AFIO 相关寄存器列表

名称	访问地址	描述	复位值
R32_AFIO_EXTICR	0x40010008	外部中断配置寄存器 1	0x00000000
R32_AFIO_PCFR1	0x4001000C	重映射寄存器 1	0x00000000

#### 7.3.2.1 外部中断配置寄存器 1 (AFIO\_EXTICR)

偏移地址：0x08

Reserved															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
EXTI7[1:0]		EXTI6[1:0]		EXTI5[1:0]		EXTI4[1:0]		EXTI3[1:0]		EXTI2[1:0]		EXTI1[1:0]		EXTI0[1:0]	

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:14] [13:12] [11:10] [9:8]	EXTIx[1:0]	RW	(x=0-7)，外部中断输入引脚配置位。用以决定外部中断引脚映射到哪个端口的引脚上。 00：PA 引脚的第 x 个引脚； 01：PB 引脚的第 x 个引脚；	0

[7:6]			10: PC 引脚的第 x 个引脚;	
[5:4]			11: PD 引脚的第 x 个引脚。	
[3:2]				
[1:0]				

### 7.3.2.2 重映射寄存器 1 (AFIO\_PCFR1)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				SWCFG[2:0]			Reserved	USART2_RM[2:0]			ADC_ETRGREG_RM	ADC_ETRGINJ_RM	PA1PA2_RM	TIM2_RM[2]	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIM2_RM[1:0]		TIM1_RM[3:0]			USART1_RM[3:0]			I2C1_RM[2:0]		SPI1_RM[2:0]					

位	名称	访问	描述	复位值
[31:27]	Reserved	RO	保留。	0
[26:24]	SWCFG[2:0]	RW	这些位用以配置 SW 功能和跟踪功能的 I/O 口。SWD (SDI) 是访问内核的调试接口。系统复位后总是作为 SWD 端口。 0xx: 启用 SWD (SDI); 100: 关闭 SWD (SDI), 作为 GPIO 功能; 其他: 无效。	0
23	Reserved	RO	保留。	0
[22:20]	USART2_RM[2:0]	RW	USART2 重映射位。 000: 默认映射 (TX/PA7, RX/PB3, CTS/PA4, RTS/PA5); 001: 重映射 (TX/PA4, RX/PA5, CTS/PA7, RTS/PB3); 010: 重映射 (TX/PA2, RX/PA3, CTS/PA0, RTS/PA1); 011: 重映射 (TX/PD2, RX/PD3, CTS/PA0, RTS/PA1); 100: 重映射 (TX/PB0, RX/PB1, CTS/PB6, RTS/PA1); 101: 重映射 (TX/PC4, RX/PD1, CTS/PA4, RTS/PA1); 110: 重映射 (TX/PA6, RX/PA5, CTS/PA7, RTS/PB3); 其他: 保留。	0
19	ADC_ETRGREG_RM	RW	ADC 外部触发规则转换的重映射位。 1: ADC 外部触发规则转换与 PC2 相连; 0: ADC 外部触发规则转换与 PD3 相连。	0
18	ADC_ETRGINJ_RM	RW	ADC 外部触发注入转换的重映射位。 1: ADC 外部触发注入转换与 PA2 相连;	0

			0: ADC 外部触发注入转换与 PD1 相连。	
17	PA1PA2_RM	RW	<p>引脚 PA1&amp;PA2 重映射位，该位可由用户读写。它控制 PA1 和 PA2 的功能是否正常（接外部晶振引脚需置 1）。</p> <p>1: 引脚无功能作用；</p> <p>0: 引脚作为 GPIO 和复用功能使用。</p>	0
[16:14]	TIM2_RM[2:0]	RW	<p>定时器 2 的重映射位。这些位可由用户读写。它控制定时器 2 的通道 1 至 4 和外部触发(ETR)在 GPIO 端口的映射。</p> <p>000: 默认映射 (CH1/ETR/PD4, CH2/PD3, CH3/CH1N/PC0, CH4/CH2N/PD7);</p> <p>001: 部分映射 (CH1/ETR/PC1, CH2/PD3, CH3/PC0, CH4/CH2N/PD7);</p> <p>010 (仅适用于 CH32V002/004/005/006): 完全映射 (CH1/ETR/PC5, CH2/PC2, CH3/CH1N/PD2, CH4/CH2N/PC1);</p> <p>010 (仅适用于 CH32V007/CH32M007): 完全映射 (CH1/ETR/PC5, CH2/PB3, CH3/CH1N/PD2, CH4/CH2N/PC1);</p> <p>011: 完全映射 (CH1/ETR/PC1, CH2/PC7, CH3/CH1N/PD6, CH4/CH2N/PD5);</p> <p>100: 完全映射 (CH1/ETR/PC0, CH2/PC1, CH3/PC3, CH4/CH2N/PB6);</p> <p>101: 完全映射 (CH1/ETR/PA0, CH2/PA1, CH3/CH1N/PA2, CH4/CH2N/PA3);</p> <p>110: 完全映射 (CH1/ETR/PB1, CH2/PA1, CH3/CH1N/PA2, CH4/CH2N/PA3);</p> <p>111: 完全映射 (CH1/ETR/PD3, CH2/PD4, CH3/CH1N/PA2, CH4/CH2N/PA3)。</p>	0
[13:10]	TIM1_RM[3:0]	RW	<p>定时器 1 的重映射位。这些位可由用户读写。它控制定时器 1 的通道 1 至 4、1N 至 3N、外部触发 (ETR) 和刹车输入 (BKIN) 在 GPIO 端口的映射。</p> <p>0000: 默认映射 (ETR/PC5, CH1/PD2, CH2/PA1, CH3/PC3, CH4/PC4, BKIN/PC2, CH1N/PD0, CH2N/PA2, CH3N/PD1);</p> <p>0001: 部分映射 (ETR/PD4, CH1/PD2, CH2/PA1, CH3/PC3, CH4/PC4, BKIN/PC2, CH1N/PD0, CH2N/PA2, CH3N/PD1);</p> <p>0010: 部分映射 (ETR/PC5, CH1/PC6, CH2/PC7, CH3/PC0, CH4/PD3, BKIN/PC1, CH1N/PC3, CH2N/PC4, CH3N/PD1);</p> <p>0011: 完全映射 (ETR/PC2, CH1/PC4, CH2/PC7, CH3/PC5, CH4/PD4, BKIN/PC1, CH1N/PC3, CH2N/PD2, CH3N/PC6);</p> <p>0100: 部分映射 (ETR/PD4, CH1/PA3, CH2/PB0,</p>	0

			<p>CH3/PB1, CH4/PD1, BKIN/PB3, CH1N/PA0, CH2N/PA2, CH3N/PD0);</p> <p>0101: 部分映射 (ETR/PD4, CH1/PA3, CH2/PB0, CH3/PC3, CH4/PD1, BKIN/PB3, CH1N/PA0, CH2N/PA2, CH3N/PD0);</p> <p>0110: 部分映射 (ETR/PD4, CH1/PA3, CH2/PB0, CH3/PB1, CH4/PB2, BKIN/PA7, CH1N/PA0, CH2N/PA2, CH3N/PD0);</p> <p>0111: 完全映射 (ETR/PB4, CH1/PC4, CH2/PC5, CH3/PC6, CH4/PC7, BKIN/PB2, CH1N/PC0, CH2N/PC1, CH3N/PC2);</p> <p>1000: 完全映射 (ETR/PB4, CH1/PC4, CH2/PC5, CH3/PC6, CH4/PC7, BKIN/PB2, CH1N/PA3, CH2N/PB0, CH3N/PB1);</p> <p>1001: 部分映射 (ETR/PB4, CH1/PA0, CH2/PA1, CH3/PA2, CH4/PA3, BKIN/PB2, CH1N/PC0, CH2N/PC1, CH3N/PC2);</p> <p>11xx: 控制定时器 1 的通道 1 的输入选择内部 LSI 时钟;</p> <p>其他: 保留。</p>	
[9:6]	USART1_RM[3:0]	RW	<p>USART1 重映射位。</p> <p>0000: 默认映射 (TX/PD5, RX/PD6, CTS/PD3, RTS/PC2);</p> <p>0001: 重映射 (TX/PD6, RX/PD5, CTS/PC6, RTS/PC7);</p> <p>0010: 重映射 (TX/PD0, RX/PD1, CTS/PC3, RTS/PC2);</p> <p>0011: 重映射 (TX/PC0, RX/PC1, CTS/PC6, RTS/PC7);</p> <p>0100: 重映射 (TX/PD1, RX/PB3, CTS/PD7, RTS/PA5);</p> <p>0101: 重映射 (TX/PB3, RX/PD1, CTS/PD7, RTS/PA5);</p> <p>0110: 重映射 (TX/PC5, RX/PC6, CTS/PC7, RTS/PB4);</p> <p>0111: 重映射 (TX/PB5, RX/PB6, CTS/PC7, RTS/PB4);</p> <p>1000: 重映射 (TX/PA0, RX/PA1, CTS/PD2, RTS/PD3);</p> <p>1001: 重映射 (TX/PA0, RX/PC4, CTS/PD5, RTS/PD4);</p> <p>其他: 保留。</p>	0
[5:3]	I2C1_RM[2:0]	RW	<p>I2C1 重映射位。</p> <p>000: 默认映射 (SCL/PC2, SDA/PC1);</p> <p>001: 重映射 (SCL/PD1, SDA/PD0);</p> <p>010 (仅适用于 CH32V002/004/005/006): 重映</p>	0

			射 (SCL/PC5, SDA/PC6); 010 (仅适用于 CH32V007/CH32M007): 重映射 (SCL/PC5, SDA/PC4); 011: 重映射 (SCL/PB5, SDA/PB6); 1xx: 重映射 (SCL/PB3, SDA/PD1)。	
[2:0]	SPI1_RM[2:0]	RW	<p>SPI1 的重映射。该位可由用户读写。它控制 SPI1 的 NSS、SCK、MISO 和 MOSI 复用功能在 GPIO 端口的映射。</p> <p>000: 默认映射 (NSS/PC1, SCK/PC5, MISO/PC7, MOSI/PC6);</p> <p>001: 重映射 (NSS/PC0, SCK/PC5, MISO/PC7, MOSI/PC6);</p> <p>010: 重映射 (NSS/PC4, SCK/PD2, MISO/PB3, MOSI/PD3);</p> <p>011: 重映射 (NSS/PB0, SCK/PB1, MISO/PB2, MOSI/PC0);</p> <p>100: 重映射 (NSS/PD3, SCK/PD4, MISO/PD5, MOSI/PD6);</p> <p>101: 重映射 (NSS/PC1, SCK/PA1, MISO/PB5, MOSI/PA2);</p> <p>110: 重映射 (NSS/PC4, SCK/PB5, MISO/PC7, MOSI/PB4);</p> <p>111: 保留。</p>	0



## 第 8 章 直接存储器访问控制 (DMA)

本章模块描述适用于 CH32V00X 微控制器全系列产品。

直接存储器访问控制器 (DMA) 提供在外设和存储器之间或存储器和存储器之间的高速数据传输方式, 无须 CPU 干预, 数据可以通过 DMA 快速地移动, 以节省 CPU 的资源来做其他操作。

DMA 控制器每个通道专门用来管理来自于一个或多个外设对存储器访问的请求。还有一个仲裁器来协调各通道之间的优先级。

### 8.1 主要特征

- 多个独立可配置通道
- 每个通道都直接连接专用的硬件 DMA 请求, 并支持软件触发
- 支持循环的缓冲器管理
- 多个通道之间的请求优先权可以通过软件编程设置 (最高、高、中和低), 优先权设置相等时由通道号决定 (通道号越低优先级越高)
- 支持外设到存储器、存储器到外设、存储器到存储器之间的传输
- 闪存、SRAM、外设的 SRAM 和 HB 外设均可作为访问的源和目标
- 可编程的数据传输字节数目: 最大为 65535

### 8.2 功能描述

#### 8.2.1 DMA 通道处理

##### 1) 仲裁优先级

多个独立的通道产生的 DMA 请求通过逻辑或结构输入到 DMA 控制器, 当前只会会有一个通道的请求得到响应。模块内部的仲裁器根据通道请求的优先级来选择要启动的外设/存储器的访问。

软件管理中, 应用程序通过对 DMA\_CFGRx 寄存器的 PL[1:0] 位设置, 可以为每个通道独立配置优先等级, 包括最高、高、中、低 4 个等级。当通道间的软件设置等级一致时, 模块会按固定的硬件优先级选择, 通道编号偏低的要比偏高的有较高优先权。

##### 2) DMA 配置

当 DMA 控制器收到一个请求信号时, 会访问发出请求的外设或存储器, 建立外设或存储器和存储器之间的数据传输。主要包括下面 3 个操作步骤:

- 1) 从外设数据寄存器或当前外设/存储器地址寄存器指示的存储器地址取数据, 第一次传输时的开始地址是 DMA\_PADDRx 或 DMA\_MADDRx 寄存器指定的外设基地址或存储器地址。
- 2) 存数据到外设数据寄存器或当前外设/存储器地址寄存器指示的存储器地址, 第一次传输时的开始地址是 DMA\_PADDRx 或 DMA\_MADDRx 寄存器指定的外设基地址或存储器地址。
- 3) 执行一次 DMA\_CNTRx 寄存器中数值的递减操作, 该寄存器指示当前未完成转移的操作数目。

每个通道包括 3 种 DMA 数据转移方式:

- 外设到存储器 (MEM2MEM=0, DIR=0)
- 存储器到外设 (MEM2MEM=0, DIR=1)
- 存储器到存储器 (MEM2MEM=1)

注: 存储器到存储器方式无需外设请求信号, 配置为此模式后 (MEM2MEM=1), 通道开启 (EN=1) 即可启动数据传输。此方式不支持循环模式。

配置过程如下:

- 1) 在 DMA\_PADDRx 寄存器中设置外设寄存器的首地址或存储器到存储器方式 (MEM2MEM=1) 下存储器数据地址。发生 DMA 请求时, 这个地址将是数据传输的源或目标地址。
- 2) 在 DMA\_MADDRx 寄存器中设置存储器数据地址。发生 DMA 请求时, 传输的数据将从这个地址读出或写入这个地址。
- 3) 在 DMA\_CNTRx 寄存器中设置要传输的数据数量。在每个数据传输后, 这个数值递减。
- 4) 在 DMA\_CFGRx 寄存器的 PL[1:0]位中设置通道的优先级。
- 5) 在 DMA\_CFGRx 寄存器中设置数据传输的方向、循环模式、外设和存储器的增量模式、外设和存储器的数据宽度、传输过半、传输完成、传输错误中断使能位。
- 6) 设置 DMA\_CFGRx 寄存器的 EN 位, 启动通道 x。

注: DMA\_PADDRx/DMA\_MADDRx/DMA\_CNTRx 寄存器以及 DMA\_CFGRx 寄存器中的数据传输的方向 (DIR)、循环模式 (位置)、外设和存储器的增量模式 (MINC/PINC) 等控制位只有在 DMA 通道被关闭下才可以配置写入。

### 3) 循环模式

设置 DMA\_CFGRx 寄存器的 CIRC 位置 1, 可以启用通道数据传输的循环模式功能。循环模式下, 当数据传输的数目变为 0 时, DMA\_CNTRx 寄存器的内容会自动被重新加载为其初始数值, 内部的外设和存储器地址寄存器也被重新加载为 DMA\_PADDRx 和 DMA\_MADDRx 寄存器设定的初始地址值, DMA 操作将继续进行, 直到通道被关闭或关闭 DMA 模式。

### 4) DMA 处理状态

- 传输过半: 对应 DMA\_INTFR 寄存器中的 HTIFx 位硬件置位。当 DMA 的传输字节数目减至初始设定值一半以下将会产生 DMA 传输过半标志, 如果在 DMA\_CFGRx 寄存器中置位了 HTIE, 则将产生中断。硬件通过此标志提醒应用程序, 可以为新一轮数据传输做准备。
- 传输完成: 对应 DMA\_INTFR 寄存器中的 TCIFx 位硬件置位。当 DMA 的传输字节数目减至 0 将会产生 DMA 传输完成标志, 如果在 DMA\_CFGRx 寄存器中置位了 TCIE, 则将产生中断。
- 传输错误: 对应 DMA\_INTFR 寄存器中的 TEIFx 位硬件置位。读写一个保留的地址区域, 将会产生 DMA 传输错误。同时模块硬件会自动清 0 发生错误的通道所对应的 DMA\_CFGRx 寄存器的 EN 位, 该通道被关闭。如果在 DMA\_CFGRx 寄存器中置位了 TEIE, 则将产生中断。

应用程序在查询 DMA 通道状态时, 可以先访问 DMA\_INTFR 寄存器的 GIFx 位, 判断出当前哪个通道发生了 DMA 事件, 进而处理该通道的具体 DMA 事件内容。

## 8.2.2 可编程的数据传输总大小/数据位宽/对齐方式

DMA 每个通道一轮传输的数据量总大小可编程, 最大 65535 次。DMA\_CNTRx 寄存器中指示待传输字节数目。在 EN=0 时, 写入设置值, 在 EN=1 开启 DMA 传输通道后, 此寄存器变为只读属性, 在每次传输后数值递减。

外设和存储器的传输数据取值支持地址指针自动递增功能, 指针增量可编程。它们访问的第一个传输的数据地址存放在 DMA\_PADDRx 和 DMA\_MADDRx 寄存器中, 通过设置 DMA\_CFGRx 寄存器的 PINC 位或 MINC 位置 1, 可以分别开启外设地址自增模式或存储器地址自增模式, PSIZE[1:0]设置外设地址取数据大小及地址自增大小, MSIZE[1:0]设置存储器地址取数据大小及地址自增大小, 包括 3 种选择: 8 位、16 位、32 位。具体数据转移方式如下表:

表 8-1 不同数据位宽下 DMA 转移 (PINC=MINC=1)

源端位宽	目标位宽	传输数目	源: 地址/数据	目标: 地址/数据	传输操作
8	8	4	0x00/B0 0x01/B1 0x02/B2	0x00/B0 0x01/B1 0x02/B2	● 源端地址递增量与源端设置的数据位宽对齐, 取值大小等于源端数据位宽

			0x03/B3	0x03/B3	<ul style="list-style-type: none"> <li>● 目标地址递增量与目标设置数据的位宽对齐，取值大小等于目标数据位宽</li> <li>● DMA 转移送入目标端的数据依据原则：数据大小不足高位补0，数据大小溢出高位去掉</li> <li>● 存储数据方式：小端模式，低地址存放低字节，高地址存放高字节</li> </ul>
8	16	4	0x00/B0 0x01/B1 0x02/B2 0x03/B3	0x00/00B0 0x02/00B1 0x04/00B2 0x06/00B3	
8	32	4	0x00/B0 0x01/B1 0x02/B2 0x03/B3	0x00/000000B0 0x04/000000B1 0x08/000000B2 0x0C/000000B3	
16	8	4	0x00/B1B0 0x02/B3B2 0x04/B5B4 0x06/B7B6	0x00/B0 0x01/B2 0x02/B4 0x03/B6	
16	16	4	0x00/B1B0 0x02/B3B2 0x04/B5B4 0x06/B7B6	0x00/B1B0 0x02/B3B2 0x04/B5B4 0x06/B7B6	
16	32	4	0x00/B1B0 0x02/B3B2 0x04/B5B4 0x06/B7B6	0x00/0000B1B0 0x04/0000B3B2 0x08/0000B5B4 0x0C/0000B7B6	
32	8	4	0x00/B3B2B1B0 0x04/B7B6B5B4 0x08/BBB9B8 0x0C/BFBEBDBC	0x00/B0 0x01/B4 0x02/B8 0x03/BC	
32	16	4	0x00/B3B2B1B0 0x04/B7B6B5B4 0x08/BBB9B8 0x0C/BFBEBDBC	0x00/B1B0 0x02/B5B4 0x04/B9B8 0x06/BDBC	
32	32	4	0x00/B3B2B1B0 0x04/B7B6B5B4 0x08/BBB9B8 0x0C/BFBEBDBC	0x00/B3B2B1B0 0x04/B7B6B5B4 0x08/BBB9B8 0x0C/BFBEBDBC	

### 8.2.3 DMA 请求映射

DMA 控制器提供 7 个通道，每个通道对应多个外设请求，通过设置相应外设寄存器中对应 DMA 控制位，可以独立的开启或关闭各个外设的 DMA 功能，具体对应关系如下。

图 8-1 DMA1 请求映像




表 8-2 DMA1 各通道外设映射表

外设	通道 1	通道 2	通道 3	通道 4	通道 5	通道 6	通道 7
ADC	ADC						
SPI1		SPI1_RX	SPI1_TX				
USART1				USART1_TX	USART1_RX		
USART2						USART2_TX	USART2_RX
I2C1						I2C1_TX	I2C1_RX
TIM1		TIM1_CH1	TIM1_CH2	TIM1_CH4 TIM1_TRIG TIM1_COM	TIM1_UP	TIM1_CH3	
TIM2	TIM2_CH3	TIM2_UP			TIM2_CH1		TIM2_CH2 TIM2_CH4
TIM3	TIM3_CH3 <sup>(1)(2)</sup>	TIM3_CH3 <sup>(1)</sup>	TIM3_CH3 <sup>(1)</sup>	TIM3_CH4 <sup>(1)(2)</sup>	TIM3_CH4 <sup>(1)</sup>	TIM3_CH4 <sup>(1)</sup>	

注:

(1) CH32M007 的 TIM3 产生一次 CH3 事件, 可以触发 DMA1 的 1、2、3 通道; TIM3 产生一次 CH3 事件, 可以触发 DMA1 的 4、5、6 通道。

(2) CH32V006、CH32V007 的 TIM3 产生一次 CH3 事件, 仅可以触发 DMA1 的通道 1; TIM3 产生一次

CH4 事件，仅可以触发 DMA1 的通道 4。

## 8.3 寄存器描述

表 8-3 DMA 相关寄存器列表

名称	访问地址	描述	复位值
R32_DMA_INTFR	0x40020000	DMA 中断状态寄存器	0x00000000
R32_DMA_INTFCR	0x40020004	DMA 中断标志清除寄存器	0x00000000
R32_DMA_CFGR1	0x40020008	DMA 通道 1 配置寄存器	0x00000000
R32_DMA_CNTR1	0x4002000C	DMA 通道 1 传输数据数目寄存器	0x00000000
R32_DMA_PADDR1	0x40020010	DMA 通道 1 外设地址寄存器	0x00000000
R32_DMA_MADDR1	0x40020014	DMA 通道 1 存储器地址寄存器	0x00000000
R32_DMA_CFGR2	0x4002001C	DMA 通道 2 配置寄存器	0x00000000
R32_DMA_CNTR2	0x40020020	DMA 通道 2 传输数据数目寄存器	0x00000000
R32_DMA_PADDR2	0x40020024	DMA 通道 2 外设地址寄存器	0x00000000
R32_DMA_MADDR2	0x40020028	DMA 通道 2 存储器地址寄存器	0x00000000
R32_DMA_CFGR3	0x40020030	DMA 通道 3 配置寄存器	0x00000000
R32_DMA_CNTR3	0x40020034	DMA 通道 3 传输数据数目寄存器	0x00000000
R32_DMA_PADDR3	0x40020038	DMA 通道 3 外设地址寄存器	0x00000000
R32_DMA_MADDR3	0x4002003C	DMA 通道 3 存储器地址寄存器	0x00000000
R32_DMA_CFGR4	0x40020044	DMA 通道 4 配置寄存器	0x00000000
R32_DMA_CNTR4	0x40020048	DMA 通道 4 传输数据数目寄存器	0x00000000
R32_DMA_PADDR4	0x4002004C	DMA 通道 4 外设地址寄存器	0x00000000
R32_DMA_MADDR4	0x40020050	DMA 通道 4 存储器地址寄存器	0x00000000
R32_DMA_CFGR5	0x40020058	DMA 通道 5 配置寄存器	0x00000000
R32_DMA_CNTR5	0x4002005C	DMA 通道 5 传输数据数目寄存器	0x00000000
R32_DMA_PADDR5	0x40020060	DMA 通道 5 外设地址寄存器	0x00000000
R32_DMA_MADDR5	0x40020064	DMA 通道 5 存储器地址寄存器	0x00000000
R32_DMA_CFGR6	0x4002006C	DMA 通道 6 配置寄存器	0x00000000
R32_DMA_CNTR6	0x40020070	DMA 通道 6 传输数据数目寄存器	0x00000000
R32_DMA_PADDR6	0x40020074	DMA 通道 6 外设地址寄存器	0x00000000
R32_DMA_MADDR6	0x40020078	DMA 通道 6 存储器地址寄存器	0x00000000
R32_DMA_CFGR7	0x40020080	DMA 通道 7 配置寄存器	0x00000000
R32_DMA_CNTR7	0x40020084	DMA 通道 7 传输数据数目寄存器	0x00000000
R32_DMA_PADDR7	0x40020088	DMA 通道 7 外设地址寄存器	0x00000000
R32_DMA_MADDR7	0x4002008C	DMA 通道 7 存储器地址寄存器	0x00000000

### 8.3.1 DMA 中断状态寄存器 (DMA\_INTFR)

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				TEIF7	HTIF7	TCIF7	GIF7	TEIF6	HTIF6	TCIF6	GIF6	TEIF5	HTIF5	TCIF5	GIF5
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TEIF4	HTIF4	TCIF4	GIF4	TEIF3	HTIF3	TCIF3	GIF3	TEIF2	HTIF2	TCIF2	GIF2	TEIF1	HTIF1	TCIF1	GIF1

位	名称	访问	描述	复位值
[31:28]	Reserved	R0	保留。	0
27/23/19/ 15/11/7/3	TEIFx	R0	通道 x 的传输错误标志 (x=1/2/3/4/5/6/7)。 1: 在通道 x 上发生了传输错误; 0: 在通道 x 上没有传输错误。 硬件置位, 软件写 CTEIFx 位清除此标志。	0
26/22/18/ 14/10/6/2	HTIFx	R0	通道 x 的传输过半标志 (x=1/2/3/4/5/6/7)。 1: 在通道 x 上产生了传输过半事件; 0: 在通道 x 上没有传输过半。 硬件置位, 软件写 HCTIFx 位清除此标志。	0
25/21/17/ 13/9/5/1	TCIFx	R0	通道 x 的传输完成标志 (x=1/2/3/4/5/6/7)。 1: 在通道 x 上产生了传输完成事件; 0: 在通道 x 上没有传输完成事件。 硬件置位, 软件写 CTCIFx 位清除此标志。	0
24/20/16/ 12/8/4/0	GIFx	R0	通道 x 的全局中断标志 (x=1/2/3/4/5/6/7)。 1: 在通道 x 上产生了 TEIFx 或 HTIFx 或 TCIFx; 0: 在通道 x 上没有发生 TEIFx 或 HTIFx 或 TCIFx。 硬件置位, 软件写 CGIFx 位清除此标志。	0

### 8.3.2 DMA 中断标志清除寄存器 (DMA\_INTFCR)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				CTEIF7	CHTIF7	CTCIF7	CGIF7	CTEIF6	CHTIF6	CTCIF6	CGIF6	CTEIF5	CHTIF5	CTCIF5	CGIF5
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CTEIF4	CHTIF4	CTCIF4	CGIF4	CTEIF3	CHTIF3	CTCIF3	CGIF3	CTEIF2	CHTIF2	CTCIF2	CGIF2	CTEIF1	CHTIF1	CTCIF1	CGIF1

位	名称	访问	描述	复位值
[31:28]	Reserved	R0	保留。	0
27/23/19/ 15/11/7/3	CTEIFx	WO	清除通道 x 的传输错误标志 (x=1/2/3/4/5/6/7)。 1: 清除 DMA_INTFR 寄存器中的 TEIFx 标志; 0: 无作用。	0
26/22/18/ 14/10/6/2	CHTIFx	WO	清除通道 x 的传输过半标志 (x=1/2/3/4/5/6/7)。 1: 清除 DMA_INTFR 寄存器中的 HTIFx 标志; 0: 无作用。	0
25/21/17/ 13/9/5/1	CTCIFx	WO	清除通道 x 的传输完成标志 (x=1/2/3/4/5/6/7)。 1: 清除 DMA_INTFR 寄存器中的 TCIFx 标志; 0: 无作用。	0
24/20/16/ 12/8/4/0	CGIFx	WO	清除通道 x 的全局中断标志 (x=1/2/3/4/5/6/7)。 1: 清除 DMA_INTFR 寄存器中的 TEIFx/HTIFx/TCIFx/ GIFx 标志; 0: 无作用。	0

### 8.3.3 DMA 通道 x 配置寄存器 (DMA\_CFGRx) (x=1/2/3/4/5/6/7)

偏移地址: 0x08 + (x-1) \* 20

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	MEM2MEM	PL[1:0]	MSIZE[1:0]	PSIZE[1:0]	MINC	PINC	CIRC	DIR	TEIE	HTIE	TCIE	EN			

位	名称	访问	描述	复位值
[31:15]	Reserved	R0	保留。	0
14	MEM2MEM	RW	存储器到存储器模式使能。 1: 使能存储器到存储器数据传输模式; 0: 非存储器到存储器数据传输。	0
[13:12]	PL[1:0]	RW	通道优先级设置。 00: 低;           01: 中; 10: 高;           11: 最高。	0
[11:10]	MSIZE[1:0]	RW	存储器地址数据宽度设置。 00: 8 位;        01: 16 位; 10: 32 位;       11: 保留。	0
[9:8]	PSIZE[1:0]	RW	外设地址数据宽度设置。 00: 8 位;        01: 16 位; 10: 32 位;       11: 保留。	0
7	MINC	RW	存储器地址增量递增模式使能。 1: 使能存储器地址增量递增操作; 0: 存储器地址保持不变操作。	0
6	PINC	RW	外设地址增量递增模式使能。 1: 使能外设地址增量递增操作; 0: 外设地址保持不变操作。	0
5	CIRC	RW	DMA 通道循环模式使能。 1: 使能循环操作; 0: 执行单次操作。	0
4	DIR	RW	数据传输方向。 1: 从存储器读; 0: 从外设读。	0
3	TEIE	RW	传输错误中断使能控制。 1: 使能传输错误中断; 0: 禁止传输错误中断。	0
2	HTIE	RW	传输过半中断使能控制。 1: 使能传输过半中断; 0: 禁止传输过半中断。	0
1	TCIE	RW	传输完成中断使能控制。 1: 使能传输完成中断; 0: 禁止传输完成中断。	0
0	EN	RW	通道使能控制。 1: 通道开启;           0: 通道关闭。 发生 DMA 传输错误时, 硬件自动将此位清 0, 关闭通	0

			道。	
--	--	--	----	--

### 8.3.4 DMA 通道 x 传输数据数目寄存器 (DMA\_CNTRx) (x=1/2/3/4/5/6/7)

偏移地址:  $0x0C + (x-1) * 20$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
NDT[15:0]															

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:0]	NDT[15:0]	RW	数据传输数量, 范围 0-65535。 指示剩余的待传输数目 (寄存器内容在每次 DMA 传输后递减)。 在通道为循环模式下, 寄存器的内容将被自动重新加载为之前配置的数值。	0

注: 表示当前待传输数目。当寄存器内容为 0 时, 无论通道是否开启, 都不会发生任何数据传输。

### 8.3.5 DMA 通道 x 外设地址寄存器 (DMA\_PADDRx) (x=1/2/3/4/5/6/7)

偏移地址:  $0x10 + (x-1) * 20$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PA[31:0]																															

位	名称	访问	描述	复位值
[31:0]	PA[31:0]	RW	外设基地址, 作为外设数据传输的源或目标地址。 当 PSIZE[1:0]= '01' (16 位), 模块自动忽略 bit0, 操作地址自动 2 字节对齐; 当 PSIZE[1:0]= '10' (32 位), 模块自动忽略 bit[1:0], 操作地址自动 4 字节对齐。	0

### 8.3.6 DMA 通道 x 存储器地址寄存器 (DMA\_MADDRx) (x=1/2/3/4/5/6/7)

偏移地址:  $0x14 + (x-1) * 20$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MA[31:0]																															

位	名称	访问	描述	复位值
[31:0]	MA[31:0]	RW	存储器数据地址, 作为数据传输的源或目标地址。 当 MSIZE[1:0]= '01' (16 位), 模块自动忽略 bit0, 操作地址自动 2 字节对齐; 当 MSIZE[1:0]= '10' (32 位), 模块自动忽略 bit[1:0], 操作地址自动 4 字节对齐。	0



## 第 9 章 模拟/数字转换（ADC）

本章模块描述适用于 CH32V00X 微控制器全系列产品。

ADC 模块包含 1 个 12 位的模拟/数字转换器，提供多达 8 个外部通道和 3 个内部通道采样，采样速率可高达 3Msps。可完成通道的单次转换、连续转换，通道间自动扫描模式、间断模式、外部触发模式等功能。可以通过模拟看门狗功能监测通道电压，监控电压超过设定阈值时，可配置产生复位，保护系统。


### 9.1 主要特征

- 12 位分辨率
- 支持 8 个外部通道和 3 个内部信号源采样
- 多通道的多种采样转换方式：单次、连续、扫描、触发、间断等
- 数据对齐模式：左对齐、右对齐
- 采样时间可按通道分别编程
- 规则转换和注入转换均支持外部触发
- 模拟看门狗监测通道电压，自校准功能
- ADC 通道输入范围： $0 \leq V_{IN} \leq V_{DD}$

## 9.2 功能描述

### 9.2.1 模块结构

图 9-1 ADC 模块框图



### 9.2.2 ADC 配置

#### 1) 模块上电

ADC\_CTLR2 寄存器的 ADON 位为 1 表示 ADC 模块上电。当 ADC 模块从断电模式 (ADON=0) 下进入上电状态 (ADON=1) 后, 需要延迟一段时间  $t_{STAB}$  用于模块稳定时间。之后再次写入 ADON 位为 1, 用于作为软件启动 ADC 转换的启动信号。通过清除 ADON 位为 0, 可以终止当前转换并将 ADC 模块置于断电模式, 这个状态下, ADC 几乎不耗电。

#### 2) 采样时钟

模块的寄存器操作基于 HBCLK (HB 总线) 时钟, 其转换单元的时钟基准 ADCCLK, 由 RCC\_CFGR0 寄存器的 ADCPRE 域配置分频。

### 3) 通道配置

ADC 模块提供了 11 个通道采样源，包括 8 个外部通道和 3 个内部通道。它们可以配置到两种转换组中：规则组和注入组。以实现任意多个通道上以任意顺序进行一系列转换构成的组转换。

转换组：

- 规则组：由多达 16 个转换组成。规则通道和它们的转换顺序在 ADC\_RSQRx 寄存器中设置。规则组中转换的总数量应写入 ADC\_RSQR1 寄存器的 L[3:0] 中。
- 注入组：由多达 4 个转换组成。注入通道和它们的转换顺序在 ADC\_ISQR 寄存器中设置。注入组里的转换总数量应写入 ADC\_ISQR 寄存器的 JL[1:0] 中。

注：如果 ADC\_RSQRx 或 ADC\_ISQR 寄存器在转换期间被更改，当前的转换被终止，一个新的启动信号将发送到 ADC 以转换新选择的组。

3 个内部通道：

- Vref 内部参考电压：连接 ADC\_IN8 通道。
- OPA 内部输出通道：连接 ADC\_IN9 通道，用于将 OPA 的输出转换为数字数值。
- Vcal 内部校准电压：连接 ADC\_IN10 通道，电压为电源电压的一半。

### 4) 校准

ADC 有一个内置自校准模式。经过校准环节可大幅减小因内部电容器组的变化而造成的精度误差。在校准期间，在每个电容器上都会计算出一个误差修正码，用于消除在随后的转换中每个电容器上产生的误差。

通过写 ADC\_CTLR2 寄存器的 RSTCAL 位置 1 初始化校准寄存器，等待 RSTCAL 硬件清 0 表示初始化完成。置位 CAL 位，启动校准功能，一旦校准结束，硬件会自动清除 CAL 位，将校准码存储到 ADC\_RDATAR 中。之后可以开始正常的转换功能。建议在 ADC 模块上电时执行一次 ADC 校准。

注：启动校准前，必须保证 ADC 模块处于上电状态（ADON=1）超过至少两个 ADC 时钟周期。

### 5) 可编程采样时间

ADC 使用若干个 ADCCLK 周期对输入电压采样，通道的采样周期数目可以通过 ADC\_SAMPTR1 和 ADC\_SAMPTR2 寄存器中的 SMPx[2:0] 位更改。每个通道可以分别使用不同的时间采样。

总转换时间如下计算：

$$T_{\text{CONV}} = \text{采样时间} + 12.5T_{\text{ADCCLK}}$$

ADC 的规则通道转换支持 DMA 功能。规则通道转换的值储存在一个仅有的数据寄存器 ADC\_RDATAR 中，为防止连续转换多个规则通道时，没有及时取走 ADC\_RDATAR 寄存器中的数据，可以开启 ADC 的 DMA 功能。硬件会在规则通道的转换结束时（EOC 置位）产生 DMA 请求，并将转换的数据从 ADC\_RDATAR 寄存器传输到用户指定的目的地址。

对 DMA 控制器模块的通道配置完成后，写 ADC\_CTLR2 寄存器的 DMA 位置 1，开启 ADC 的 DMA 功能。

注：注入组转换不支持 DMA 功能。

### 6) 数据对齐

ADC\_CTLR2 寄存器中的 ALIGN 位选择 ADC 转换后的数据存储对齐方式。12 位数据支持左对齐和右对齐模式。

规则组通道的数据寄存器 ADC\_RDATAR 保存的是实际转换的 12 位数字值；而注入组通道的数据寄存器 ADC\_IDATARx 是实际转换的数据减去 ADC\_IOFRx 寄存器的定义的偏移量后写入的值，会存在正负情况，所以有符号位（SIGNB）。

表 9-1 数据左对齐

规则组数据寄存器

D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	0	0	0	0
-----	-----	----	----	----	----	----	----	----	----	----	----	---	---	---	---

注入组数据寄存器

SIGNB	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	0	0	0
-------	-----	-----	----	----	----	----	----	----	----	----	----	----	---	---	---

表 9-2 数据右对齐

规则组数据寄存器

0	0	0	0	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
---	---	---	---	-----	-----	----	----	----	----	----	----	----	----	----	----

注入组数据寄存器

SIGNB	SIGNB	SIGNB	SIGNB	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
-------	-------	-------	-------	-----	-----	----	----	----	----	----	----	----	----	----	----

### 9.2.3 外部触发源

ADC 转换的启动事件可以由外部事件触发。如果设置了 ADC\_CTLR2 寄存器的 EXTTRIG 或 JEXTTRIG 位，则可分别通过外部事件触发规则组或注入组通道的转换。此时，EXTSEL[2:0]和 JEXTSEL[2:0]位的配置决定规则组和注入组的外部事件源。

注：当外部触发信号被选为 ADC 规则或注入转换时，只有它的上升沿可以启动转换。

表 9-3 规则组通道的外部触发源

EXTSEL[2:0]	触发源	类型
000	定时器 1 的 TRG0 事件	来自片上定时器的内部信号
001	定时器 1 的 CC1 事件	
010	定时器 1 的 CC2 事件	
011	定时器 2 的 TRG0 事件	
100	定时器 2 的 CC1 事件	
101	定时器 2 的 CC2 事件	
110	OPA 触发/ (PD3/PC2)	来自外部引脚
111	SWSTART 软件触发	软件控制位

表 9-4 注入组通道的外部触发源

JEXTSEL[2:0]	触发源	类型
000	定时器 1 的 CC3 事件	来自片上定时器的内部信号
001	定时器 1 的 CC4 事件	
010	定时器 2 的 CC3 事件	
011	定时器 2 的 CC4 事件	
100	定时器 3 的 CC1 事件	
101	定时器 3 的 CC2 事件	
110	OPA 触发/ (PD1/PA2)	来自外部引脚
111	JSWSTART 软件触发	软件控制位

### 9.2.4 转换模式

表 9-5 转换模式组合

ADC_CTLR1 和 ADC_CTLR2 寄存器控制位					ADC 转换模式
CONT	SCAN	DISCEN/JDISCEN	JAUTO	启动事件	
0	0	0	0	ADON 位置 1	单次单通道模式：某一规则通道执行单次转换。

				外部触发方式	单次单通道模式：规则通道或注入通道的某一通道执行单次转换。
	1	0	0	ADON 位置 1 或外部触发方式	<p>单次扫描模式：按顺序对选中的所有规则组通道（ADC_RSQRx）或所有注入组通道（ADC_ISQR）逐个执行单次转换。</p> <p>触发注入方式：当规则组通道转换过程中可以插入注入组通道所有转换，之后再继续规则组通道转换；但转换注入组通道时不会插入规则组通道转换。</p>
			1	ADON 位置 1 或外部触发方式	<p>单次扫描模式：按顺序对选中的所有规则组通道（ADC_RSQRx）或所有注入组通道（ADC_ISQR）逐个执行单次转换。</p> <p>自动注入方式：在规则组通道转换完之后，注入组通道被自动转换。</p> <p>注：转换过程中不允许出现注入通道的外部触发信号。</p>
	0	1 (DISCEN 和 JDISCEN 不能同时为 1)	0	外部触发方式	<p>单次间断模式：每次启动事件，执行一个短序列（DISCNUM[2:0] 定义数量）的通道数量转换，直到所有选中通道转换完成才能重头开始。</p> <p>注：规则组和注入组选中此模式控制位分别为 DISCEN 和 JDISCEN，不能同时为规则组和注入组配置间断模式，间断模式只能用于一组转换。</p>
			1	-	禁止此模式。
	1	1	X	-	无此模式。
1	0	0	0	ADON 位置 1 或外部触发方式	连续单通道/扫描模式：每轮结束后重复新一轮的转换，直到 CONT 清 0 才能终止。
	1	0	0		
			1		

注：规则组和注入组的外部触发事件是不一样的，而且‘ACON’位只能启动规则组通道转换，所以规则组和注入组通道转换的启动事件独立。

### 1) 单次单通道转换模式

此模式下，对当前 1 个通道只执行一次转换。该模式对规则组或注入组中排序第 1 的通道执行转换，其中通过设置 ADC\_CTLR2 寄存器的 ADON 位置 1（只适用于规则通道）启动也可通过外部触发启动（适用于规则通道或注入通道）。一旦选择通道的转换完成将：

如果转换的是规则组通道，则转换数据被储存在 16 位 ADC\_RDATAR 寄存器中，EOC 标志被置位，如果设置了 EOCIE 位，将触发 ADC 中断。

如果转换的是注入组通道，则转换数据被储存在 16 位 ADC\_IDATAR1 寄存器中，EOC 和 JEOC 标志被置位，如果设置了 JEOCIE 或 EOCIE 位，将触发 ADC 中断。

### 2) 单次扫描模式转换

通过设置 ADC\_CTLR1 寄存器的 SCAN 位为 1 进入 ADC 扫描模式。此模式用来扫描一组模拟通道，对被 ADC\_RSQRx 寄存器（对规则通道）或 ADC\_ISQR（对注入通道）选中的所有通道逐个执行单次转换，当前通道转换结束时，同一组的下一个通道被自动转换。

在扫描模式里，根据 JAUTO 位的状态，又分为触发注入方式和自动注入方式。

- 触发注入

JAUTO 位为 0，当在扫描规则组通道过程中，发生了注入组通道转换的触发事件，当前转换被复位，注入通道的序列被以单次扫描方式进行，在所有选中的注入组通道扫描转换结束后，恢复上次被中断的规则组通道转换。

如果当前在扫描注入组通道序列时，发生了规则通道的启动事件，注入组转换不会被中断，而是在注入序列转换完成后再执行规则序列的转换。

注：使用触发的注入转换时，必须保证触发事件的间隔长于注入序列。例如，完成注入序列的转换总体时间需要 28 个 ADCCLK，那么触发注入通道的事件间隔时间最小值为 29 个 ADCCLK。

- 自动注入

JAUTO 位为 1，在扫描完规则组选中的所有通道转换后，自动进行注入组选中通道的转换。这种方式可以用来转换 ADC\_RSQRx 和 ADC\_ISQR 寄存器中多达 20 个转换序列。

此模式里，必须禁止注入通道的外部触发（JEXTTRIG=0）。

注：对于 ADC 时钟预分频系数（ADCPRE）为 4 至 8 时，当从规则转换切换到注入序列或从注入转换切换到规则序列时，会自动插入 1 个 ADCCLK 间隔；当 ADC 时钟预分频系数为 2 时，则有 2 个 ADCCLK 间隔的延迟。

### 3) 单次间断模式转换

通过设置 ADC\_CTLR1 寄存器的 DISCEN 或 JDISCEN 位为 1 进入规则组或注入组的间断模式。此模式区别扫描模式中扫描完整的一组通道，而是将一组通道分为多个短序列，每次外部触发事件将执行一个短序列的扫描转换。

短序列的长度  $n$  ( $n \leq 8$ ) 定义在 ADC\_CTLR1 寄存器的 DISCNUM[2:0] 中，当 DISCEN 为 1，则是规则组的间断模式，待转换总长度定义在 ADC\_RSQR1 寄存器的 L[3:0] 中；当 JDISCEN 为 1，则是注入组的间断模式，待转换总长度定义在 ADC\_ISQR 寄存器的 JL[1:0] 中。不能同时将规则组和注入组设置为间断模式。

规则组间断模式举例：

DISCEN=1, DISCNUM[2:0]=3, L[3:0]=8, 待转换通道=1, 3, 2, 5, 8, 4, 10, 6

第 1 次外部触发：转换序列为：1, 3, 2

第 2 次外部触发：转换序列为：5, 8, 4

第 3 次外部触发：转换序列为：10, 6, 同时产生 EOC 事件

第 4 次外部触发：转换序列为：1, 3, 2

注入组间断模式举例：

JDISCEN=1, DISCNUM[2:0]=1, JL[1:0]=3, 待转换通道=1, 3, 2

第 1 次外部触发：转换序列为：1

第 2 次外部触发：转换序列为：3

第 3 次外部触发：转换序列为：2, 同时产生 EOC 和 JEOC 事件

第 4 次外部触发：转换序列为：1

注：1. 当以间断模式转换一个规则组或注入组时，转换序列结束后不自动从头开始。当所有子组被转换完成，下一次触发事件启动第一个子组的转换。

2. 不能同时使用自动注入（JAUTO=1）和间断模式。

3. 不能同时为规则组和注入组设置间断模式，间断模式只能用于一组转换。

### 4) 连续转换

在连续转换模式中，当前面 ADC 转换一结束马上就启动另一次转换，转换不会在选择组的最后一个通道上停止，而是再次从选择组的第一个通道继续转换。此模式的启动事件包括外部触发事件和 ADON 位置 1，设置启动后，需将 CONT 位置 1。


如果一个规则通道被转换，转换数据被存储于 ADC\_RDATAR 寄存器中，转换结束标志 EOC 被置位，

如果设置了 EOCIE，则产生中断。

如果一个注入通道被转换，转换数据被存储于 ADC\_IDATARx 寄存器中，注入转换结束标志 JEOC 被置位，如果设置了 JEOCIE，则产生中断。

### 9.2.5 模拟看门狗

如果被 ADC 转换的模拟电压低于低阈值或高于高阈值，AWD 模拟看门狗状态位被设置。阈值设置位于 ADC\_WDHTR 和 ADC\_WDLTR 寄存器的最低 12 个有效位中。通过设置 ADC\_CTLR1 寄存器的 AWDIE 位以允许产生相应中断。



配置 ADC\_CTLR1 寄存器的 AWDSGL、AWDEN、JAWDEN 及 AWDCH[4:0] 位选择模拟看门狗警戒的通道，具体关系见下表：

表 9-6 模拟看门狗通道选择

模拟看门狗警戒通道	ADC_CTLR1 寄存器控制位			
	AWDSGL	AWDEN	JAWDEN	AWDCH[4:0]
不警戒	忽略	0	0	忽略
所有注入通道	0	0	1	忽略
所有规则通道	0	1	0	忽略
所有注入和规则通道	0	1	1	忽略
单一注入通道	1	0	1	决定通道编号
单一规则通道	1	1	0	决定通道编号
单一注入和规则通道	1	1	1	决定通道编号

## 9.3 寄存器描述

表 9-7 ADC 相关寄存器列表

名称	访问地址	描述	复位值
R32_ADC_STATR	0x40012400	ADC 状态寄存器	0x00000000
R32_ADC_CTLR1	0x40012404	ADC 控制寄存器 1	0x00000000
R32_ADC_CTLR2	0x40012408	ADC 控制寄存器 2	0x00000000
R32_ADC_SAMPTR1	0x4001240C	ADC 采样时间配置寄存器 1	0x00000000
R32_ADC_SAMPTR2	0x40012410	ADC 采样时间配置寄存器 2	0x00000000
R32_ADC_I0FR1	0x40012414	ADC 注入通道数据偏移寄存器 1	0x00000000
R32_ADC_I0FR2	0x40012418	ADC 注入通道数据偏移寄存器 2	0x00000000
R32_ADC_I0FR3	0x4001241C	ADC 注入通道数据偏移寄存器 3	0x00000000
R32_ADC_I0FR4	0x40012420	ADC 注入通道数据偏移寄存器 4	0x00000000
R32_ADC_WDHTR	0x40012424	ADC 看门狗高阈值寄存器	0x00000FFF

R32_ADC_WDLTR	0x40012428	ADC 看门狗低阈值寄存器	0x00000000
R32_ADC_RSQR1	0x4001242C	ADC 规则通道序列寄存器 1	0x00000000
R32_ADC_RSQR2	0x40012430	ADC 规则通道序列寄存器 2	0x00000000
R32_ADC_RSQR3	0x40012434	ADC 规则通道序列寄存器 3	0x00000000
R32_ADC_ISQR	0x40012438	ADC 注入通道序列寄存器	0x00000000
R32_ADC_IDATAR1	0x4001243C	ADC 注入数据寄存器 1	0x00000000
R32_ADC_IDATAR2	0x40012440	ADC 注入数据寄存器 2	0x00000000
R32_ADC_IDATAR3	0x40012444	ADC 注入数据寄存器 3	0x00000000
R32_ADC_IDATAR4	0x40012448	ADC 注入数据寄存器 4	0x00000000
R32_ADC_RDATAR	0x4001244C	ADC 规则数据寄存器	0x00000000
R32_ADC_CTLR3	0x40012450	ADC 控制寄存器 3	0x00000001
R32_ADC_WDTR1	0x40012454	ADC 看门狗 1 阈值寄存器	0x0FFF0000
R32_ADC_WDTR2	0x40012458	ADC 看门狗 2 阈值寄存器	0x0FFF0000

### 9.3.1 ADC 状态寄存器 (ADC\_STATR)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved											STRT	JSTRT	JEOC	EOC	AWD

位	名称	访问	描述	复位值
[31:5]	Reserved	RO	保留。	0
4	STRT	RWO	规则通道转换开始状态。 1: 规则通道转换已开始; 0: 规则通道转换未开始。 该位由硬件置 1, 由软件清 0 (写 1 无效)。	0
3	JSTRT	RWO	注入通道转换开始状态。 1: 注入通道转换已开始; 0: 注入通道转换未开始。 该位由硬件置 1, 由软件清 0 (写 1 无效)。	0
2	JEOC	RWO	注入通道组转换结束状态。 1: 转换完成; 0: 转换未完成。 该位由硬件置 1 (所有注入通道转换完), 由软件清 0 (写 1 无效)。	0
1	EOC	RWO	转换结束状态。 1: 转换完成; 0: 转换未完成。 该位由硬件置 1 (规则或注入通道组转换结束), 由软件清 0 (写 1 无效) 或读 ADC_RDATAR 时清除。	0
0	AWD	RWO	模拟看门狗标志位。 1: 发生模拟看门狗事件; 0: 没有发生模拟看门狗事件。	0



			该位由硬件置 1（转换值超出 ADC_WDHTR 和 ADC_WDLTR 寄存器范围），由软件清 0（写 1 无效）。
--	--	--	---

### 9.3.2 ADC 控制寄存器 1 (ADC\_CTLR1)

偏移地址：0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				BUFEN	TKITUNE	TKENABLE	AWDEN	JAWDEN	Reserved						
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DISCNUM[2:0]		JDISCEN	DISCEN	JAUTO	AWD SGL	SCAN	JEOCIE	AWDIE	EOCIE	AWDCH[4:0]					

位	名称	访问	描述	复位值
[31:27]	Reserved	RO	保留。	0
26	BUFEN	RW	ADC的BUF使能。 1: 使能; 0: 关闭。	0
25	TKITUNE	RW	Touchkey电流调整。 1: 17.5 $\mu$ A; 0: 35 $\mu$ A。	0
24	TKENABLE	RW	TKEY模块使能控制。 1: 开启TKEY模块; 0: 关闭TKEY模块。	0
23	AWDEN	RW	在规则通道上模拟看门狗功能使能位。 1: 规则通道上使能模拟看门狗; 0: 规则通道上关闭模拟看门狗。	0
22	JAWDEN	RW	在注入通道上模拟看门狗功能使能位。 1: 注入通道上使能模拟看门狗; 0: 注入通道上关闭模拟看门狗。	0
[21:16]	Reserved	RO	保留。	0
[15:13]	DISCNUM[2:0]	RW	中断模式下，外部触发后要转换的规则通道数目。 000: 1 个通道; ... 111: 8 个通道。	0
12	JDISCEN	RW	注入通道上的中断模式使能位。 1: 使能注入通道上的中断模式; 0: 关闭注入通道上的中断模式。	0
11	DISCEN	RW	规则通道上的中断模式使能位。 1: 使能规则通道上的中断模式; 0: 关闭规则通道上的中断模式。	0
10	JAUTO	RW	开启规则通道完成后，自动转换注入通道组使能位。 1: 使能自动的注入通道组转换; 0: 关闭自动的注入通道组转换。 注：此模式需要禁止注入通道的外部触发功能。	0

9	AWDSGL	RW	扫描模式下，在单一通道上使用模拟看门狗使能位。 1：在单一通道上使用模拟看门狗（AWDCH[4:0]选择）； 0：在所有通道上使用模拟看门狗。	0
8	SCAN	RW	扫描模式使能位。 1：使能扫描模式（连续转换 ADC_IOFRx 和 ADC_RSQRx 选择的所有通道）； 0：关闭扫描模式。	0
7	JEOCIE	RW	注入通道组转换结束中断使能位。 1：使能注入通道组转换完成中断（JEOC 标志）； 0：关闭注入通道组转换完成中断。	0
6	AWDIE	RW	模拟看门狗中断使能位。 1：使能模拟看门狗中断； 0：关闭模拟看门狗中断。 注：在扫描模式下，如果发生此中断将中止扫描。	0
5	EOCIE	RW	转换结束（规则或注入通道组）中断使能位。 1：使能转换结束中断（EOC 标志）； 0：关闭转换结束中断。	0
[4:0]	AWDCH[4:0]	RW	模拟看门狗通道选择位。 00000：模拟输入通道 0； 00001：模拟输入通道 1； ... 01111：模拟输入通道 15。	0

### 9.3.3 ADC 控制寄存器 2 (ADC\_CTLR2)

偏移地址：0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved										SW START	JSW START	EXT TRIG	EXTSEL[2:0]		Reser ved
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JEXT TRIG	JEXTSEL[2:0]		ALIGN	Reserved	DMA	Reserved	TGINJE	TGREGU	RST CAL	CAL	CONT	ADON			

位	名称	访问	描述	复位值
[31:23]	Reserved	RO	保留。	0
22	SWSTART	RW	启动一个规则通道转换，需要设置软件触发。 1：启动规则通道转换； 0：复位状态。 此位由软件置位，转换开始后硬件清 0。	0
21	JSWSTART	RW	启动一个注入通道转换，需要设置软件触发。 1：启动注入通道转换； 0：复位状态。 此位由软件置位，转换开始后硬件清 0 或者软件清 0。	0
20	EXTTRIG	RW	规则通道的外部触发转换模式使能。 1：使用外部事件启动转换；	0

			0: 关闭外部事件启动功能。	
[19:17]	EXTSEL[2:0]	RW	启动规则通道转换的外部触发事件选择。 000: 定时器 1 的 TRGO 事件; 001: 定时器 1 的 CC1 事件; 010: 定时器 1 的 CC2 事件; 011: 定时器 2 的 TRGO 事件; 100: 定时器 2 的 CC1 事件; 101: 定时器 2 的 CC2 事件; 110: OPA 触发/ (PD3/PC2); 111: SWSTART 软件触发。	0
16	Reserved	RO	保留。	0
15	JEXTTRIG	RW	注入通道的外部触发转换模式使能。 1: 使用外部事件启动转换; 0: 关闭外部事件启动功能。	0
[14:12]	JEXTSEL[2:0]	RW	启动注入通道转换的外部触发事件选择。 000: 定时器 1 的 CC3 事件; 001: 定时器 1 的 CC4 事件; 010: 定时器 2 的 CC3 事件; 011: 定时器 2 的 CC4 事件; 100: 定时器 3 的 CC1 事件; 101: 定时器 3 的 CC2 事件; 110: OPA 触发/ (PD1/PA2); 111: JSWSTART 软件触发。	0
11	ALIGN	RW	数据对齐方式。 1: 左对齐;                                  0: 右对齐。	0
[10:9]	Reserved	RO	保留。	0
8	DMA	RW	直接存储访问 (DMA) 模式使能。 1: 使能 DMA 模式; 0: 关闭 DMA 模式。	0
[7:6]	Reserved	RO	保留。	0
5	TGINJE	RW	注入通道转换的外部触发事件 (JEXTSEL[2:0]=110 情况下) OPA 触发选择位。 1: OPA 触发; 0: PD1/PA2。	0
4	TGREGU	RW	规则通道转换的外部触发事件 (EXTSEL[2:0]=110 情况下) OPA 触发选择位。 1: OPA 触发; 0: PD3/PC2。	0
3	RSTCAL	RW	复位校准, 此位由软件置位, 复位完成后由硬件清 0。 1: 初始化校准寄存器; 0: 校准寄存器已初始化。 <i>注: 如果正在进行转换时设置 RSTCAL, 清除校准寄存器需要额外的周期。</i>	0
2	CAL	RW	A/D 校准, 该位由软件置位, 校准结束时由硬件清 0。 1: 开始校准; 0: 校准完成。	0

1	CONT	RW	连续转换使能。 1: 连续转换模式; 0: 单次转换模式。 如果设置了此位, 则转换将连续进行直到该位被清除。	0
0	ADON	RW	开/关 A/D 转换器。 当该位为 0 时, 写入 1 将把 ADC 从断电模式下唤醒; 当该位为 1 时, 写入 1 将启动转换。 1: 开启 ADC 并启动转换; 0: 关闭 ADC 转换/校准, 并进入断电模式。 注: 当寄存器只有 ADON 改变时, 才会启动一次转换, 如果还有其他任意位发送变化, 则不会启动新的转换。	0

### 9.3.4 ADC 采样时间配置寄存器 1 (ADC\_SAMPTR1)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved													SMP10[2:0]		

位	名称	访问	描述	复位值
[31:3]	Reserved	RO	保留。	0
[2:0]	SMP10[2:0]	RW	SMP10[2:0]: 通道 10 的采样时间配置。 在低功耗模式下: 000: 3.5 周期;                      001: 7.5 周期; 010: 13.5 周期;                    011: 28.5 周期; 100: 41.5 周期;                    101: 55.5 周期; 110: 71.5 周期;                    111: 239.5 周期; 在非低功耗模式下: 000: 3.5 周期;                      001: 7.5 周期; 010: 11.5 周期;                    011: 19.5 周期; 100: 35.5 周期;                    101: 55.5 周期; 110: 71.5 周期;                    111: 239.5 周期; 这些位用于独立地选择每个通道的采样时间, 在采样周期中通道配置值必须保持不变。	0

### 9.3.5 ADC 采样时间配置寄存器 2 (ADC\_SAMPTR2)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved		SMP9[2:0]		SMP8[2:0]		SMP7[2:0]		SMP6[2:0]		SMP5[2:1]					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMP5[0]		SMP4[2:0]		SMP3[2:0]		SMP2[2:0]		SMP1[2:0]		SMP0[2:0]					

位	名称	访问	描述	复位值
---	----	----	----	-----

[31:30]	Reserved	R0	保留。	0
[29:0]	SMPx[2:0]	RW	<p>SMPx[2:0] (x=0-9): 通道 x 的采样时间配置。</p> <p>在低功耗模式下:</p> <p>000: 3.5 周期;                    001: 7.5 周期;</p> <p>010: 13.5 周期;                  011: 28.5 周期;</p> <p>100: 41.5 周期;                  101: 55.5 周期;</p> <p>110: 71.5 周期;                  111: 239.5 周期;</p> <p>在非低功耗模式下:</p> <p>000: 3.5 周期;                    001: 7.5 周期;</p> <p>010: 11.5 周期;                  011: 19.5 周期;</p> <p>100: 35.5 周期;                  101: 55.5 周期;</p> <p>110: 71.5 周期;                  111: 239.5 周期;</p> <p>这些位用于独立地选择每个通道的采样时间, 在采样周期中通道配置值必须保持不变。</p>	0

### 9.3.6 ADC 注入通道数据偏移寄存器 x (ADC\_IOFRx) (x=1/2/3/4)

偏移地址:  $0x14 + (x-1) * 4$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				JOFFSETx[11:0]											

位	名称	访问	描述	复位值
[31:12]	Reserved	R0	保留。	0
[11:0]	JOFFSETx[11:0]	RW	注入通道 x 的数据偏移值。 转换注入通道时, 这个值定义了用于从原始转换数据中减去的数值。转换的结果可以在 ADC_IDATARx 寄存器中读出。	0

### 9.3.7 ADC 看门狗高阈值寄存器 (ADC\_WDHTR)

偏移地址:  $0x24$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				HT[11:0]											

位	名称	访问	描述	复位值
[31:12]	Reserved	R0	保留。	0
[11:0]	HT[11:0]	RW	模拟看门狗高阈值设置值。	FFFh

注: 可以在转换过程中更改 WDHTR 和 WDLTR 的值, 但它们将在下次转换时生效。

### 9.3.8 ADC 看门狗低阈值寄存器 (ADC\_WDLTR)

偏移地址:  $0x28$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				LT[11:0]											

位	名称	访问	描述	复位值
[31:12]	Reserved	RO	保留。	0
[11:0]	LT[11:0]	RW	模拟看门狗低阈值设置值。	0

注：可以在转换过程中更改 WDHTR 和 WDLTR 的值，但它们将在下次转换时生效。

### 9.3.9 ADC 规则通道序列寄存器 1 (ADC\_RSQR1)

偏移地址：0x2C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								L[3:0]			SQ16[4:1]				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ16[0]		SQ15[4:0]				SQ14[4:0]				SQ13[4:0]					

位	名称	访问	描述	复位值
[31:24]	Reserved	RO	保留。	0
[23:20]	L[3:0]	RW	规则通道转换序列中需要转换的通道数目。 0000-1111：1-16 个转换。	0
[19:15]	SQ16[4:0]	RW	规则序列中的第 16 个转换通道的编号 (0-10)。	0
[14:10]	SQ15[4:0]	RW	规则序列中的第 15 个转换通道的编号 (0-10)。	0
[9:5]	SQ14[4:0]	RW	规则序列中的第 14 个转换通道的编号 (0-10)。	0
[4:0]	SQ13[4:0]	RW	规则序列中的第 13 个转换通道的编号 (0-10)。	0

### 9.3.10 ADC 规则通道序列寄存器 2 (ADC\_RSQR2)

偏移地址：0x30

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved		SQ12[4:0]				SQ11[4:0]				SQ10[4:1]					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ10[0]		SQ9[4:0]				SQ8[4:0]				SQ7[4:0]					

位	名称	访问	描述	复位值
[31:30]	Reserved	RO	保留。	0
[29:25]	SQ12[4:0]	RW	规则序列中的第 12 个转换通道的编号 (0-10)。	0
[24:20]	SQ11[4:0]	RW	规则序列中的第 11 个转换通道的编号 (0-10)。	0
[19:15]	SQ10[4:0]	RW	规则序列中的第 10 个转换通道的编号 (0-10)。	0
[14:10]	SQ9[4:0]	RW	规则序列中的第 9 个转换通道的编号 (0-10)。	0
[9:5]	SQ8[4:0]	RW	规则序列中的第 8 个转换通道的编号 (0-10)。	0
[4:0]	SQ7[4:0]	RW	规则序列中的第 7 个转换通道的编号 (0-10)。	0

### 9.3.11 ADC 规则通道序列寄存器 3 (ADC\_RSQR3)

偏移地址: 0x34

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved			SQ6[4:0]				SQ5[4:0]				SQ4[4:1]				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ4[0]		SQ3[4:0]				SQ2[4:0]				SQ1[4:0]					

位	名称	访问	描述	复位值
[31:30]	Reserved	RO	保留。	0
[29:25]	SQ6[4:0]	RW	规则序列中的第 6 个转换通道的编号 (0-10)。	0
[24:20]	SQ5[4:0]	RW	规则序列中的第 5 个转换通道的编号 (0-10)。	0
[19:15]	SQ4[4:0]	RW	规则序列中的第 4 个转换通道的编号 (0-10)。	0
[14:10]	SQ3[4:0]	RW	规则序列中的第 3 个转换通道的编号 (0-10)。	0
[9:5]	SQ2[4:0]	RW	规则序列中的第 2 个转换通道的编号 (0-10)。	0
[4:0]	SQ1[4:0]	RW	规则序列中的第 1 个转换通道的编号 (0-10)。	0

### 9.3.12 ADC 注入通道序列寄存器 (ADC\_ISQR)

偏移地址: 0x38

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved										JL[1:0]		JSQ4[4:1]			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JSQ4[0]		JSQ3[4:0]				JSQ2[4:0]				JSQ1[4:0]					

位	名称	访问	描述	复位值
[31:22]	Reserved	RO	保留。	0
[21:20]	JL[1:0]	RW	注入通道转换序列中需要转换的通道数目。 00-11: 1-4 个转换。	0
[19:15]	JSQ4[4:0]	RW	注入序列中的第 4 个转换通道的编号 (0-10)。 注: 软件写入, 并将通道编号 (0-10) 分配为要转换的序列中的第 4 个。	0
[14:10]	JSQ3[4:0]	RW	注入序列中的第 3 个转换通道的编号 (0-10)。	0
[9:5]	JSQ2[4:0]	RW	注入序列中的第 2 个转换通道的编号 (0-10)。	0
[4:0]	JSQ1[4:0]	RW	注入序列中的第 1 个转换通道的编号 (0-10)。	0

注: 不同于规则转换序列, 如果 JL[1:0] 的长度小于 4, 则转换的序列顺序是从 (4-JL) 开始。

例如, 当 JL[1:0]=3 (定序器中有 4 次注入转换) 时, ADC 将按以下顺序转换通道: JSQ1[4:0]、JSQ2[4:0]、JSQ3[4:0] 和 JSQ4[4:0];

当 JL[1:0]=2 (定序器中有 3 次注入转换) 时, ADC 将按以下顺序转换通道: JSQ2[4:0]、JSQ3[4:0] 和 JSQ4[4:0];

当 JL[1:0]=1 (定序器中有 2 次注入转换) 时, ADC 转换通道的顺序为: 先是 JSQ3[4:0], 后是 JSQ4[4:0];

当 JL[1:0]=0 (定序器中有 1 次注入转换) 时, ADC 将仅转换 JSQ4[4:0] 通道。

如果 ADCx\_ISQR[21:0]=10 0011 0001 0011 0001 0, ADC 将按以下顺序转换通道: JSQ2[4:0]、JSQ3[4:0] 和 JSQ4[4:0], 表示扫描转换按以下通道顺序进行: 7、3、7。

### 9.3.13 ADC 注入数据寄存器 x (ADC\_IDATARx) (x=1/2/3/4)

偏移地址:  $0x3C + (x-1) * 4$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JDATA[15:0]															

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:0]	JDATA[15:0]	R0	注入通道转换数据 (数据左对齐或右对齐)。	0

### 9.3.14 ADC 规则数据寄存器 (ADC\_RDATAR)

偏移地址:  $0x4C$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA[15:0]															

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:0]	DATA[15:0]	R0	规则通道转换数据 (数据左对齐或右对齐)。	0

### 9.3.15 ADC 控制寄存器 3 (ADC\_CTLR3)

偏移地址:  $0x50$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved								DRV_OUTEN								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved						AWD2_RES	AWD1_RES	AWD0_RES	Reserved	AWD2_RST_EN	AWD1_RST_EN	AWD0_RST_EN	AWD_SCAN	DRVEN	DUTYEN	ADC_LP

位	名称	访问	描述	复位值
[31:24]	Reserved	R0	保留。	0
[23:16]	DRV_OUTEN	RW	Touchkey 多路屏蔽各通道使能。	0
[15:11]	Reserved	R0	保留。	0
10	AWD2_RES	RWO	模拟看门狗 2 比较结果。 1: 转换值大于看门狗 2 高阈值或小于看门狗 2 低阈值; 0: 转换值在看门狗 2 高阈值和低阈值之间。 注: 硬件置 1, 写 0 清零。	0
9	AWD1_RES	RWO	模拟看门狗 1 比较结果。 1: 转换值大于看门狗 1 高阈值或小于看门狗 1 低阈	0



			值； 0: 转换值在看门狗 1 高阈值和低阈值之间。 注: 硬件置 1, 写 0 清零。	
8	AWD0_RES	RWO	模拟看门狗 0 比较结果。 1: 转换值大于看门狗 0 高阈值或小于看门狗 0 低阈值； 0: 转换值在看门狗 0 高阈值和低阈值之间。 注: 硬件置 1, 写 0 清零。	0
7	Reserved	RO	保留。	0
6	AWD2_RST_EN	RW	模拟看门狗 2 输出复位使能位： 1: 开启； 0: 关闭。	0
5	AWD1_RST_EN	RW	模拟看门狗 1 输出复位使能位： 1: 开启； 0: 关闭。	0
4	AWD0_RST_EN	RW	模拟看门狗 0 输出复位使能位： 1: 开启； 0: 关闭。	0
3	AWD_SCAN	RW	模拟看门狗扫描使能： 1: 打开看门狗扫描； 0: 关闭看门狗扫描。	0
2	DRVEN	RW	Touchkey 多路屏蔽使能： 1: 使能； 0: 关闭。	0
1	DUTYEN	RW	ADC 时钟占空比控制位： 1: ADC 时钟由延时得到可调占空比, 高电平可延时为 1ns/2ns/3ns/4ns； 0: ADC 时钟由 RCC 配置占空比为 50%或 75%。	0
0	ADC_LP	RW	ADC 低功耗模式控制位： 1: 低功耗模式, 功耗较低, 适用于 1M 以下采样率； 0: 功耗较高, 适用于 1M 及以上采样率。	1

### 9.3.16 ADC 看门狗 1 阈值寄存器 (ADC\_WDTR1)

偏移地址: 0x54

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				HTR1											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				LTR1											

位	名称	访问	描述	复位值
[31:28]	Reserved	RO	保留。	0
[27:16]	HTR1	RW	模拟看门狗高阈值设置值。	0xFFF
[15:12]	Reserved	RO	保留。	0
[11:0]	LTR1	RW	模拟看门狗低阈值设置值。	0x000

注：仅适用于看门狗通道 1。

### 9.3.17 ADC 看门狗 2 阈值寄存器 (ADC\_WDTR2)

偏移地址：0x58

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				HTR2											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				LTR2											

位	名称	访问	描述	复位值
[31:28]	Reserved	R0	保留。	0
[27:16]	HTR2	RW	模拟看门狗高阈值设置值。	0xFFF
[15:12]	Reserved	R0	保留。	0
[11:0]	LTR2	RW	模拟看门狗低阈值设置值。	0x000

注：仅适用于看门狗通道 2。

## 第 10 章 触摸按键检测 (TKEY)

本章模块描述只适用于 CH32V006、CH32V007、CH32M007 产品。

触摸检测控制 (TKEY) 单元, 借助 ADC 模块的电压转换功能, 通过将电容量转换为电压量进行采样, 实现触摸按键检测功能。检测通道复用 ADC 的 8 个外部通道, 通过 ADC 模块的单次转换模式实现触摸按键检测。

### 10.1 功能描述


#### ● TKEY 开启

TKEY 检测过程需要 ADC 模块配合进行, 所以使用 TKEY 功能时, 需要保证 ADC 模块处于上电状态 (ADON=1), 然后将 ADC\_CTLR1 寄存器的 TKENABLE 位置 1, 打开 TKEY 单元功能, 且可以通过 TKITUNE 位调整 TKEY 模块的充电电流。

TKEY 只支持单次单通道转换模式, 将待转换的通道配置到 ADC 模块的规则组序列第一个, 软件启动转换 (写 R32\_TKEY\_DISCHG 寄存器)。

注: 不进行 TKEY 转换时, 仍然可以保留 ADC 通道配置转换功能。

图 10-1 TKEY 工作时序图



#### ● 可编程采样时间

TKEY 单元转换需要先使用若干个 HBCLK 时钟周期 ( $t_{DISCHG}$ ) 进行放电, 然后再通过若干个 HBCLK 周期 ( $t_{CHG}$ ) 对通道进行充电及进行电压采样, 放电周期数由寄存器 R32\_TKEY\_DISCHG 配置, 充电周期数由寄存器 R32\_TKEY\_CHG 配置, 所有通道使用相同充和放电周期数。

### 10.2 TKEY 操作步骤

TKEY 检测属于 ADC 模块下的扩展功能, 其工作原理是通过“触摸”和“非触摸”方式让硬件通道感知的电容量发生变化, 进而通过可设置的充放电周期数将电容量的变化转换为电压的变化, 最后通过 ADC 模块转换为数字值。

采样时, 需要将 ADC 配置为单次单通道工作模式, 由 R32\_TKEY\_DISCHG 寄存器的“写操作”启动一次转换, 具体流程如下:

- 1) 初始化 ADC 功能, 配置 ADC 模块为单次转换模块, 置 ACON 位为 1, 唤醒 ADC 模块。将 ADC\_CTLR1 寄存器的 TKENABLE 位置 1, 打开 TKEY 单元。
- 2) 设置要转换的通道, 将通道号写入 ADC 规则组序列中第一个转换位置 (ADC\_RSQR3[4:0]), 设置

L[3:0]为1。

- 3) 设置通道的充电采样时间，写 R32\_TKEY\_CHG 寄存器，单位：HBCLK。
- 4) 写 R32\_TKEY\_DISCHG 寄存器，设置放电时间，单位：HBCLK，硬件自动启动一次 TKEY 的采样和转换。
- 5) 等待 ADC 状态寄存器的 EOC 转换结束标志位置 1，读取 ADC\_DR 寄存器得到此次转换值。
- 6) 如果需要进行下次转换，重复 2-5 步骤。

## 10.3 TKEY 寄存器描述

表 10-1 TKEY 相关寄存器列表

名称	访问地址	描述	复位值
R32_TKEY_DISCHG	0x4001243C	TKEY 充电时间配置寄存器	0x00000000
R32_TKEY_CHG	0x4001244C	TKEY 启动和放电时间配置寄存器	0x00000000
R32_TKEY_DR	0x4001244C	TKEY 数据寄存器	0x00000000

### 10.3.1 TKEY 充电时间配置寄存器 (R32\_TKEY\_CHG)

偏移地址：0x3C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved					TKCHARGE[10:0]										

位	名称	访问	描述	复位值
[31:11]	Reserved	RO	保留。	0
[10:0]	TKCHARGE[10:0]	WO	TKEY 充电时间。(单位：系统时钟周期)	0

注：此寄存器映射 ADC 模块的注入数据寄存器 1 (ADC\_IDATAR1)。因此当该地址寄存器进行“写操作”时，作为 TKEY 充电时间 (R32\_TKEY\_CHG) 执行；进行“读操作”时，作为 ADC 模块的注入数据寄存器 1 (ADC\_IDATAR1) 执行。

### 10.3.2 TKEY 启动和放电时间寄存器 (R32\_TKEY\_DISCHG)

偏移地址：0x4C


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved					TKACT_DCG[10:0]										

位	名称	访问	描述	复位值
[31:11]	Reserved	RO	保留。	0
[10:0]	TKACT_DCG[10:0]	WO	写放电时间并启动一次 TKEY 通道检测。	0

注：此寄存器映射 ADC 模块的规则数据寄存器 (ADC\_RDATAR)。

### 10.3.3 TKEY 数据寄存器 (R32\_TKEY\_DR)

偏移地址：0x4C



位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
[15:0]	DATA[15:0]	RO	转换的数据。	0

注：此寄存器映射 ADC 模块的规则数据寄存器（ADC\_RDATAR）。

## 第 11 章 高级定时器 (ADTM)

本章模块描述适用于 CH32V00X 微控制器全系列产品。

高级定时器模块包含一个功能强大的 16 位自动重装定时器 TIM1，可用于测量脉冲宽度或产生脉冲、PWM 波等。用于电机控制、电源等领域。

### 11.1 主要特征

高级定时器 TIM1 的主要特征包括：

- 16 位自动重装计数器，支持增计数模式，减计数模式和增减计数模式
- 16 位预分频器，分频系数从 1~65536 之间动态可调
- 支持四路独立的比较捕获通道
- 每路比较捕获通道支持多种工作模式，比如：输入捕获，输出比较，PWM 生成和单脉冲输出
- 支持可编程死区时间的互补输出
- 支持外部信号控制定时器
- 支持使用重复计数器在确定周期后更新定时器
- 支持使用刹车信号将定时器复位或置其于确定状态
- 支持在多种模式下使用 DMA
- 支持增量式编码器
- 支持定时器之间的级联和同步

### 11.2 原理和结构

本节主要论述高级定时器的内部构造。

#### 11.2.1 概述


如图 11-1，高级定时器的结构大致可以分为三部分，即输入时钟部分，核心计数器部分和比较捕获通道部分。

高级定时器的时钟可以来自于 HB 总线时钟 (CK\_INT)，可以来自外部时钟输入引脚 (TIM1\_ETR)，亦可以来自于其他具有时钟输出功能的定时器 (ITRx)，还可以来自于比较捕获通道的输入端 (TIM1\_CHx)。这些输入的时钟信号经过各种设定的滤波分频等操作后成为 CK\_PSC 时钟，输出给核心计数器部分。另外，这些复杂的时钟来源还可以作为 TRGO 输出给其他的定时器和 ADC 等外设。

高级定时器的核心是一个 16 位计数器 (CNT)。CK\_PSC 经过预分频器 (PSC) 分频后，成为 CK\_CNT 并输出给 CNT，CNT 支持增计数模式、减计数模式和增减计数模式，并有一个自动重装值寄存器 (ATRLR) 在每个计数周期结束后为 CNT 重装初始值。另外还有个辅助计数器在一旁计数 ATRLR 为 CNT 重装初始值的次数，当次数达到重复计数值寄存器 (RPTCR) 里设置的次数时，可以产生特定事件。


高级定时器拥有四组比较捕获通道，每组比较捕获通道都可以从专属的引脚上输入脉冲，也可以向引脚输出波形，即比较捕获通道支持输入和输出模式。比较捕获寄存器每个通道的输入都支持滤波、分频和边沿检测等操作，并支持通道间的互触发，还能为核心计数器 CNT 提供时钟。每个比较捕获通道都拥有一组比较捕获寄存器 (CHxCVR)，支持与主计数器 (CNT) 进行比较而输出脉冲。

图 11-1 高级定时器的结构框图



### 11.2.2 时钟输入

图 11-2 高级定时器的 CK\_PSC 来源框图



高级定时器 CK\_PSC 的时钟来源很多，可以分为 4 类：

- 1) 外部时钟引脚（ETR）输入时钟的路线：ETR→ETRP→ETRF；
- 2) 内部 HB 时钟输入路线：CK\_INT；
- 3) 来自比较捕获通道引脚（TIM1\_CHx）的路线：TIM1\_CHx→TIx→TIxFPx，此路线也用于编码器模式；
- 4) 来自内部其他定时器的输入：ITRx；

通过决定 CK\_PSC 来源的 SMS 的输入脉冲选择可以将实际的操作分为 4 类：

- 1) 选择内部时钟源（CK\_INT）；
- 2) 外部时钟源模式 1；
- 3) 外部时钟源模式 2；
- 4) 编码器模式；

上文提到的 4 种时钟源来源都可通过这 4 种操作选定。

### 11.2.2.1 内部时钟源（CK\_INT）

如果将 SMS 域保持 000b 时启动高级定时器，那么就是选定内部时钟源（CK\_INT）为时钟。此时 CK\_INT 就是 CK\_PSC。

### 11.2.2.2 外部时钟源模式 1

如果将 SMS 域设置为 111b 时，就会启用外部时钟源模式 1。启用外部时钟源 1 时，TRGI 被选定为 CK\_PSC 的来源，值得注意的，还需要通过配置 TS 域来选择 TRGI 的来源。TS 域可选择以下几种脉冲作为时钟来源：

- 1) 内部触发（ITRx，x 为 0, 1, 2, 3）；
- 2) 比较捕获通道 1 经过边缘检测器后的信号（TI1F\_ED）；
- 3) 比较捕获通道的信号 TI1FP1、TI2FP2；
- 4) 来自外部时钟引脚输入的信号 ETRF。

### 11.2.2.3 外部时钟源模式 2

使用外部触发模式 2 能在外部时钟引脚输入的每一个上升沿或下降沿计数。将 ECE 位置位时，将使用外部时钟源模式 2。使用外部时钟源模式 2 时，ETRF 被选定为 CK\_PSC。ETR 引脚经过可选的反相



器 (ETP)，分频器 (ETPS) 后成为 ETRP，再经过滤波器 (ETF) 后即成为 ETRF。

在 ECE 位置位且将 SMS 设为 111b 时，相当于 TS 选择 ETRF 为输入。

#### 11.2.2.4 编码器模式

将 SMS 置为 001b, 010b, 011b 将会启用编码器模式。启用编码器模式可以选择在 TI1FP1 和 TI2FP2 中某一个特定的电平下以另一个跳变沿作为信号进行信号输出。此模式用于外接编码器使用的情况下。具体功能参考 11.3.9 节。


#### 11.2.3 计数器和周边

CK\_PSC 输入给预分频器 (PSC) 进行分频。PSC 是 16 位的，实际的分频系数相当于 R16\_TIM1\_PSC 的值+1。CK\_PSC 经过 PSC 会成为 CK\_INT。更改 R16\_TIM1\_PSC 的值并不会实时生效，而会在更新事件后更新给 PSC。更新事件包括 UG 位清零和复位。定时器的核心是一个 16 位计数器 (CNT)，CK\_CNT 最终会输入给 CNT，CNT 支持增计数模式、减计数模式和增减计数模式，并有一个自动重装值寄存器 (ATRLR) 在每个计数周期结束后为 CNT 重新装载初始值。另外还有个辅助计数器在一旁记录 ATRLR 为 CNT 重新装载初值的次数，当达到重复计数值寄存器 (RPTCR) 里设置的次数时，可以产生特定事件。

#### 11.2.4 比较捕获通道和周边

比较捕获通道是定时器实现复杂功能的主要组件，它的核心是比较捕获寄存器，辅以外围输入部分的数字滤波，分频和通道间复用、输出部分的比较器和输出控制组成。

图 11-3 比较捕获通道的结构框图



比较捕获通道的结构框图如图 11-3 所示。信号从通道 x 引脚输入进来后可选做为 T1x (T11 的来源可以不只是 CH1, 见定时器的结构框图 11-1), T11 经过滤波器 (ICF[3:0]) 生成 T11F, 再经过边沿检测器分成 T11F\_Rising 和 T11F\_Falling, 这两个信号经过选择 (CC1P) 生成 T11FP1, T11FP1 和来自通道 2 的 T12FP1 一起送给 CC1S 选择成为 IC1, 经过 ICPS 分频后送给比较捕获寄存器。

比较捕获寄存器由一个预装载寄存器和一个影子寄存器组成，读写过程仅操作预装载寄存器。在捕获模式下，捕获发生在影子寄存器上，然后复制到预装载寄存器；在比较模式下，预装载寄存器的内容被复制到影子寄存器中，然后影子寄存器的内容与核心计数器（CNT）进行比较。

## 11.3 功能和实现

高级定时器复杂功能的实现都是对定时器的比较捕获通道、时钟输入电路和计数器及周边部分的操作实现的。定时器的时钟输入可以来自于包括比较捕获通道的输入在内的多个时钟源。对比较捕获通道和时钟源选择的操作直接决定其功能。比较捕获通道是双向的，可以工作在输入和输出模式。

### 11.3.1 输入捕获模式

输入捕获模式是定时器的基本功能之一。输入捕获模式的原理是，当检测到 ICxPS 信号上确定的边沿后，则发生捕获事件，计数器当前的值会被锁存到比较捕获寄存器（R16\_TIM1\_CHCTLRx）中。发生捕获事件时，CCxIF（在 R16\_TIM1\_INTFR 中）被置位，如果使能了中断或 DMA，还会产生相应中断或 DMA。如果发生捕获事件时，CCxIF 已经被置位了，那么 CCxOF 位会被置位。CCxIF 可由软件清除，也可以通过读取比较捕获寄存器由硬件清除。CCxOF 由软件清除。

举个例子来说明使用输入捕获模式的步骤，如下：

- 1) 配置 CCxS 域，选择 ICx 信号的来源。比如设为 10b，选择 TI1FP1 作为 IC1 的来源，而不能使用默认设置，CCxS 域默认是使比较捕获模块作为输出通道；
- 2) 配置 ICxF 域，设定 TI 信号的数字滤波器。数字滤波器会以确定的频率，采样确定的次数，再输出一个跳变。这个采样频率和次数是通过 ICxF 来确定的；
- 3) 配置 CCxP 位，设定 TIxFPx 的极性。比如保持 CC1P 位为低，选择上升沿跳变；
- 4) 配置 ICxPS 域，设定 ICx 信号成为 ICxPS 之间的分频系数。比如保持 ICxPS 为 00b，不分频；
- 5) 配置 CCxE 位，允许捕获核心计数器（CNT）的值到比较捕获寄存器中。置 CC1E 位；
- 6) 根据需要配置 CCxIE 和 CCxDE 位，决定是否允许使能中断或 DMA。

至此已经将比较捕获通道配置完成。

当 TI1 输入了一个被捕获的脉冲时，核心计数器（CNT）的值会被记录到比较捕获寄存器中，CC1IF 被置位，当 CC1IF 在之前就已经被置位时，CC1OF 位也会被置位。如果 CC1IE 位，那么会产生一个中断；如果 CC1DE 被置位，会产生一个 DMA 请求。可以通过写事件产生寄存器（TIM1\_SWEVGR）的方式由软件产生一个输入捕获事件。

### 11.3.2 比较输出模式

比较输出模式是定时器的基本功能之一。比较输出模式的原理是在核心计数器（CNT）的值与比较捕获寄存器的值一致时，输出特定的波形。OCxM 域（在 R16\_TIM1\_CHCTLRx 中）和 CCxP 位（在 R16\_TIM1\_CCER 中）决定输出的是确定的高低电平还是电平翻转。产生比较一致事件时还会置 CCxIF 位，如果预先置了 CCxIE 位，则会产生一个中断；如果预先设置了 CCxDE 位，则会产生一个 DMA 请求。

配置为比较输出模式的步骤为下：

- 1) 配置核心计数器（CNT）的时钟源和自动重装值；
- 2) 设置需要对比的计数值到比较捕获寄存器（R32\_TIM1\_CHxCVR）中；
- 3) 如果需要产生中断，置 CCxIE 位；
- 4) 保持 OCxPE 为 0，禁用比较寄存器的预装载寄存器；
- 5) 设定输出模式，设置 OCxM 域和 CCxP 位；
- 6) 使能输出，置 CCxE 位；
- 7) 置 CEN 位启动定时器。

### 11.3.3 强制输出模式

定时器的比较捕获通道的输出模式可以由软件强制输出确定的电平，而不依赖比较捕获寄存器的影子寄存器和核心计数器的比较。

具体的做法是将 OCxM 置为 100b，即为强制将 OCxREF 置为低；或者将 OCxM 置为 101b，即为强制将 OCxREF 置为高。

需要注意的是，将 OCxM 强制置为 100b 或者 101b，内部核心计数器和比较捕获寄存器的比较过程还在进行，相应的标志位还在置位，中断和 DMA 请求还在产生。

### 11.3.4 PWM 输入模式

PWM 输入模式是用来测量 PWM 的占空比和频率的，是输入捕获模式的一种特殊情况。除下列区别外，操作和输入捕获模式相同：PWM 占用两个比较捕获通道，且两个通道的输入极性设为相反，其中一个信号被设为触发输入，SMS 设为复位模式。

例如，测量从 TI1 输入的 PWM 波的周期和频率，需要进行以下操作：

- 1) 将 TI1 (TI1FP1) 设为 IC1 信号的输入。将 CC1S 置为 01b；
- 2) 将 TI1FP1 置为上升沿有效。将 CC1P 保持为 0；
- 3) 将 TI1 (TI1FP2) 置为 IC2 信号的输入。将 CC2S 置为 10b；
- 4) 选 TI1FP2 置为下降沿有效。将 CC2P 置为 1；
- 5) 时钟源的来源选择 TI1FP1。将 TS 设为 101b；
- 6) 将 SMS 设为复位模式，即 100b；
- 7) 使能输入捕获。CC1E 和 CC2E 置位；

这样比较捕获寄存器 1 的值就是 PWM 的周期，而比较捕获寄存器 2 的值就是其占空比。

### 11.3.5 PWM 输出模式

PWM 输出模式是定时器的基本功能之一。PWM 输出模式最常见的是使用重装值确定 PWM 频率，使用捕获比较寄存器确定占空比的方法。将 OCxM 域中置 110b 或 111b 使用 PWM 模式 1 或模式 2，置 OCxPE 位使能预装载寄存器，最后置 ARPE 位使能预装载寄存器的自动重载。由于在发生一个更新事件时，预装载寄存器的值才能被送到影子寄存器，所以在核心计数器开始计数之前，需要置 UG 位来初始化所有寄存器。在 PWM 模式下，核心计数器和比较捕获寄存器一直在进行比较，根据 CMS 位，定时器能够输出边沿对齐或中央对齐的 PWM 信号。

#### ● 边沿对齐

使用边沿对齐时，核心计数器增计数或减计数，在 PWM 模式 1 的情景下，在核心计数器的值大于比较捕获寄存器时，OCxREF 为高；当核心计数器的值小于比较捕获寄存器时（比如核心计数器增长到 R16\_TIM1\_ATRLR 的值而恢复成全 0 时），OCxREF 为低。

#### ● 中央对齐


使用中央对齐模式时，核心计数器运行在增计数和减计数交替进行的模式下，OCxREF 在核心计数器和比较捕获寄存器的值一致时进行上升和下降的跳变。但比较标志在三种中央对齐模式下，置位的时机有所不同。在使用中央对齐模式时，最好在启动核心计数器之前产生一个软件更新标志（置 UG 位）。

### 11.3.6 互补输出和死区

比较捕获通道一般有两个输出引脚（比较捕获通道 4 只有一个输出引脚），能输出两个互补的信号（OCx 和 OCxN），OCx 和 OCxN 可以通过 CCxP 和 CCxNP 位独立地设置极性，通过 CCxE 和 CCxNE 独立地设置输出使能，通过 MOE、OIS、OISN、OSS1、OSSR 位进行死区和其他的控制。同时使能 OCx 和 OCxN 输出将插入死区，每个通道都有一个 10 位的死区发生器。如果存在刹车电路则还要设置 MOE 位。OCx 和 OCxN 由 OCxREF 关联产生，如果 OCx 和 OCxN 都是高有效，那么 OCx 与 OCxREF 相同，只是 OCx 的上升沿相当于 OCxREF 有一个延迟，OCxN 与 OCxREF 相反，它的上升沿相对参考信号的下降沿会有一个延迟，如果延迟大于有效输出宽度，则不会产生相应的脉冲。

如图 11-4 展示了 OCx 和 OCxN 与 OCxREF 的关系，并展示出死区。

图 11-4 互补输出和死区



### 11.3.7 刹车信号

当产生刹车信号时，输出使能信号和无效电平都会根据 MOE、OIS、OISN、OSS1 和 OSSR 等位进行修改。但 OCx 和 OCxN 不会在任何时间都处在有效电平。

刹车事件源可以来自于刹车输入引脚，也可以是一个时钟失败事件，而时钟失败事件由 CSS（时钟安全系统）产生。TIM1 可通过 OPA\_CTLR 寄存器 BKIN\_CFG 位选择刹车信号来源于 IO/CMP1/CMP2/OPA。

在系统复位后，刹车功能被默认禁止（MOE 位为低），置 BKE 位可以使能刹车功能，输入的刹车信号的极性可以通过设置 BKP 设置，BKE 和 BKP 信号可以被同时写入，在真正写入之前会有一个 HB 时钟的延迟，因此需要等一个 HB 周期才能正确读出写入值。

在刹车引脚出现选定的电平系统将产生如下动作：


- 1) MOE 位被异步清零，根据 S001 位的设置将输出置为无效状态、空闲状态或复位状态；
- 2) 在 MOE 被清零后，每一个输出通道输出由 OISx 确定的电平；
- 3) 当使用互补输出时：输出被置于无效状态，具体取决于极性；
- 4) 如果 BIE 被置位，当 BIF 置位，会产生一个中断；如果设置了 BDE 位，则会产生一个 DMA 请求；
- 5) 如果 AOE 被置位，在下一个更新事件 UEV 时，MOE 位被自动置位。

### 11.3.8 单脉冲模式

单脉冲模式可以用于让微控制器响应一个特定的事件，使之在一个延迟之后产生一个脉冲，延迟和脉冲的宽度可编程。置 OPM 位可以使核心计数器在产生下一个更新事件 UEV 时（计数器翻转到 0）停止。

如图 11-5，需要在 T12 输入引脚上检测到一个上升沿开始，延迟  $t_{\text{delay}}$  之后，在 OC1 上产生一个长度为  $t_{\text{pulse}}$  的正脉冲：

图 11-5 单脉冲的产生



- 1) 设定 T12 为触发。置 CC2S 域为 01b，把 T12FP2 映射到 T12；置 CC2P 位为 0b，T12FP2 设为上升

- 沿检测；置 TS 域为 110b，TI2FP2 设为触发源；置 SMS 域为 110b，TI2FP2 被用来启动计数器；
- 2) Tdelay 由比较捕获寄存器的值确定，Tpulse 由自动重装值寄存器的值和比较捕获寄存器的值确定。

### 11.3.9 编码器模式

编码器模式是定时器的一个典型应用，可以用来接入编码器的双相输出，核心计数器的计数方向和编码器的转轴方向同步，编码器每输出一个脉冲就会使核心计数器加一或减一。使用编码器的步骤为：将 SMS 域置为 001b（只在 TI2 边沿计数）、010b（只在 TI1 边沿计数）或 011b（在 TI1 和 TI2 双边沿计数），将编码器接到比较捕获通道 1、2 的输入端，给重装值寄存器设一个值，这个值可以设的大一点。在编码器模式时，定时器内部的比较捕获寄存器，预分频器，重复计数寄存器等都正常工作。下表表明了计数方向和编码器信号的关系。

表 11-1 定时器编码器模式的计数方向和编码器信号之间的关系

计数有效边沿	相对信号的电平	TI1FP1 信号边沿		TI2FP2 信号	
		上升沿	下降沿	上升沿	下降沿
仅在 TI1 边沿计数	高	向下计数	向上计数	不计数	
	低	向上计数	向下计数		
仅在 TI2 边沿计数	高	不计数		向上计数	向下计数
	低			向下计数	向上计数
在 TI1 和 TI2 双边沿计数	高	向下计数	向上计数	向上计数	向下计数
	低	向上计数	向下计数	向下计数	向上计数

### 11.3.10 定时器同步模式

定时器能够输出时钟脉冲 (TRGO)，也能接收其他定时器的输入 (ITRx)。不同的定时器的 ITRx 的来源（别的定时器的 TRGO）是不一样的。定时器内部触发连接如表 11-2 所示。

表 11-2 定时器内部触发连接

从定时器	ITR0 (TS=000)	ITR1 (TS=001)	ITR2 (TS=010)	ITR3 (TS=011)
TIM1	-	TIM2	-	-
TIM2	TIM1	-	-	-

### 11.3.11 调试模式

当系统进入调试模式时，定时器根据 DBG 模块的设置继续运转或停止。

## 11.4 寄存器描述

表 11-3 TIM1 相关寄存器列表

名称	访问地址	描述	复位值
R16_TIM1_CTLR1	0x40012C00	控制寄存器 1	0x0000
R16_TIM1_CTLR2	0x40012C04	控制寄存器 2	0x0000
R16_TIM1_SMCFR	0x40012C08	从模式控制寄存器	0x0000
R16_TIM1_DMAINTENR	0x40012C0C	DMA/中断使能寄存器	0x0000
R16_TIM1_INTFR	0x40012C10	中断状态寄存器	0x0000
R16_TIM1_SWEVGR	0x40012C14	事件产生寄存器	0x0000
R16_TIM1_CHCTLR1	0x40012C18	比较/捕获控制寄存器 1	0x0000
R16_TIM1_CHCTLR2	0x40012C1C	比较/捕获控制寄存器 2	0x0000

R16_TIM1_CCER	0x40012C20	比较/捕获使能寄存器	0x0000
R16_TIM1_CNT	0x40012C24	高级定时器的计数器	0x0000
R16_TIM1_PSC	0x40012C28	计数时钟预分频器	0x0000
R16_TIM1_ATRLR	0x40012C2C	自动重装值寄存器	0xFFFF
R16_TIM1_RPTCR	0x40012C30	重复计数值寄存器	0x0000
R32_TIM1_CH1CVR	0x40012C34	比较/捕获寄存器 1	0x00000000
R32_TIM1_CH2CVR	0x40012C38	比较/捕获寄存器 2	0x00000000
R32_TIM1_CH3CVR	0x40012C3C	比较/捕获寄存器 3	0x00000000
R32_TIM1_CH4CVR	0x40012C40	比较/捕获寄存器 4	0x00000000
R16_TIM1_BDTR	0x40012C44	刹车和死区寄存器	0x0000
R16_TIM1_DMACFGR	0x40012C48	DMA 控制寄存器	0x0000
R16_TIM1_DMAADR	0x40012C4C	连续模式的 DMA 地址寄存器	0x0000

#### 11.4.1 控制寄存器 1 (TIM1\_CTLR1)

偏移地址: 0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CAPLVL	CAPOV	Reserved				CKD[1:0]	ARPE	CMS[1:0]		DIR	OPM	URS	UDIS	CEN	

位	名称	访问	描述	复位值
15	CAPLVL	RW	双沿捕获模式下, 捕获电平指示使能。 1: 使能指示功能; 0: 关闭指示功能。 <i>注: 使能后, CHxCVR 的 bit[16] 指示捕获值对应的电平。</i>	0
14	CAPOV	RW	捕获值模式配置。 1: 当捕获前产生计数器溢出时, CHxCVR 值为 0xFFFF; 0: 捕获值为实际计数器的值。	0
[13:10]	Reserved	RO	保留。	0
[9:8]	CKD[1:0]	RW	这 2 位定义在定时器时钟 (CK_INT) 频率、死区时间和由死区发生器与数字滤波器 (ETR, TIX) 所用的采样时钟之间的分频比例。 00: Tdts=Tck_int; 01: Tdts = 2 x Tck_int; 10: Tdts = 4 x Tck_int; 11: 保留。	0
7	ARPE	RW	自动重装预装使能位。 1: 使能自动重装值寄存器 (ATRLR); 0: 禁止自动重装值寄存器 (ATRLR)。	0
[6:5]	CMS[1:0]	RW	中央对齐模式选择。 00: 边沿对齐模式。计数器依据方向位 (DIR) 向上或向下计数; 01: 中央对齐模式 1。计数器交替地向上和向下计数。配置为输出的通道(CHCTLRx 寄存器中 CCxS=00) 的输出比较中断标志位, 只在计数器向下计数时被	0

			<p>设置；</p> <p>10：中央对齐模式 2。计数器交替地向上和向下计数。配置为输出的通道(CHCTLRx 寄存器中 CCxS=00)的输出比较中断标志位，只在计数器向上计数时被设置；</p> <p>11：中央对齐模式 3。计数器交替地向上和向下计数。配置为输出的通道(CHCTLRx 寄存器中 CCxS=00)的输出比较中断标志位，在计数器向上和向下计数时均被设置。</p> <p>注：在计数器使能时 (GEN=1)，不允许从边沿对齐模式转换到中央对齐模式。</p>	
4	DIR	RW	<p>计数器方向。</p> <p>1：计数器的计数模式为减计数；</p> <p>0：计数器的计数模式为增计数。</p> <p>注：当计数器配置为中央对齐模式或编码器模式时，该位无效。</p>	0
3	OPM	RW	<p>单脉冲模式。</p> <p>1：在发生下一次更新事件时，计数器停止(清除 CEN 位)；</p> <p>0：在发生下一次更新事件时，计数器不停止。</p>	0
2	URS	RW	<p>更新请求源，软件通过该位选择 UEV 事件的源。</p> <p>1：如果使能了更新中断或 DMA 请求，则只有计数器溢出/下溢才产生更新中断或 DMA 请求；</p> <p>0：如果使能了更新中断或 DMA 请求，则下述任一事件产生更新中断或 DMA 请求。</p> <ul style="list-style-type: none"> <li>-计数器溢出/下溢</li> <li>-设置 UG 位</li> <li>-从模式控制产生的更新。</li> </ul>	0
1	UDIS	RW	<p>禁止更新，软件通过该位允许/禁止 UEV 事件的产生。</p> <p>1：禁止 UEV。不产生更新事件，各寄存器 (ARR、PSC、CHxCVR) 保持它们的值。如果设置了 UG 位或从模式控制器发出了一个硬件复位，则计数器和预分频器被重新初始化；</p> <p>0：允许 UEV。更新 (UEV) 事件由下述任一事件产生。</p> <ul style="list-style-type: none"> <li>-计数器溢出/下溢</li> <li>-设置 UG 位</li> <li>-从模式控制产生的更新</li> </ul> <p>具有缓存的寄存器被装入它们的预装载值。</p>	0
0	GEN	RW	<p>使能计数器。</p> <p>1：使能计数器；</p> <p>0：禁止计数器。</p> <p>注：在软件设置了 GEN 位后，外部时钟、门控模式和编码器模式才能工作。触发模式可以自动地通过硬件设置 GEN 位。</p>	0



## 11.4.2 控制寄存器 2 (TIM1\_CTLR2)

偏移地址: 0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	OIS4	OIS3N	OIS3	OIS2N	OIS2	OIS1N	OIS1	TI1S	MMS[2:0]	CCDS	CCUS	Reserved	CCPC		

位	名称	访问	描述	复位值
15	Reserved	RO	保留。	0
14	OIS4	RW	输出空闲状态 4。 1: 当 MOE=0 时, 如果实施了 OC4N, 则死区后 OC4=1; 0: 当 MOE=0 时, 如果实施了 OC4N, 则死区后 OC4=0。 注: 已经设置了 LOCK (TIM1_BDTR 寄存器) 级别 1、2 或 3 后, 该位不能被修改。	0
13	OIS3N	RW	输出空闲状态 3。 1: 当 MOE=0 时, 死区后 OC3N=1; 0: 当 MOE=0 时, 死区后 OC3N=0。 注: 已经设置了 LOCK (TIM1_BDTR 寄存器) 级别 1、2 或 3 后, 该位不能被修改。	0
12	OIS3	RW	输出空闲状态 3, 参见 OIS4。	0
11	OIS2N	RW	输出空闲状态 2, 参见 OIS3N。	0
10	OIS2	RW	输出空闲状态 2, 参见 OIS4。	0
9	OIS1N	RW	输出空闲状态 1, 参见 OIS3N。	0
8	OIS1	RW	输出空闲状态 1, 参见 OIS4。	0
7	TI1S	RW	TI1 选择。 1: TIM1_CH1、TIM1_CH2 和 TIM1_CH3 引脚经异或后连到 TI1 输入; 0: TIM1_CH1 引脚直连到 TI1 输入。	0
[6:4]	MMS[2:0]	RW	主模式选择: 这 3 位用于选择在主模式下送到从定时器的同步信息 (TRGO)。 可能的组合如下: 000: 复位 - TIM1_EGR 寄存器的 UG 位被用于作为触发输出 (TRGO)。如果是触发输入产生的复位 (从模式控制器处于复位模式), 则 TRGO 上的信号相对实际的复位会有一个延迟; 001: 使能 - 计数器使能信号 CNT_EN 被用于作为触发输出 (TRGO)。有时需要在同一时间启动多个定时器或控制在一段时间内使能从定时器。计数器使能信号是通过 CEN 控制位和门控模式下的触发输入信号的逻辑或产生。当计数器使能信号受控于触发输入时, TRGO 上会有一个延迟, 除非选择了主/从模式 (见 TIM1_SMCFR 寄存器中 MSM 位的描述); 010: 更新 - 更新事件被选为触发输入 (TRGO)。例如, 一个主定时器的时钟可以被用作一个从定时器的预分频器; 011: 比较脉冲 - 在发生一次捕获或一次比较成功	0

			<p>时, 当要设置 CC1IF 标志时 (即使它已经为高), 触发输出送出一个正脉冲 (TRGO);</p> <p>100: 比较 - OC1REF 信号被用于作为触发输出 (TRGO);</p> <p>101: 比较 - OC2REF 信号被用于作为触发输出 (TRGO);</p> <p>110: 比较 - OC3REF 信号被用于作为触发输出 (TRGO);</p> <p>111: 比较 - OC4REF 信号被用于作为触发输出 (TRGO)。</p>	
3	CCDS	RW	<p>捕获比较的 DMA 选择。</p> <p>1: 当发生更新事件时, 送出 CHxCVR 的 DMA 请求;</p> <p>0: 当发生 CHxCVR 时, 产生 CHxCVR 的 DMA 请求。</p>	0
2	CCUS	RW	<p>比较捕获控制更新选择位。</p> <p>1: 如果 CCPC 置位, 可以通过设置 COM 位或 TRGI 上的一个上升沿更新它们;</p> <p>0: 如果 CCPC 置位, 只能通过设置 COM 位更新它们。</p> <p>注: 该位只对具有互补输出的通道起作用。</p>	0
1	Reserved	RO	保留。	0
0	CCPC	RW	<p>比较捕获预装载控制位。</p> <p>1: CCxE, CCxNE 和 OCxM 位是预装载的, 设置该位后, 它们只在设置了 COM 位后被更新;</p> <p>0: CCxE, CCxNE 和 OCxM 位不是预装载的。</p> <p>注: 该位只对具有互补输出的通道起作用。</p>	0

### 11.4.3 从模式控制寄存器 (TIM1\_SMCFR)

偏移地址: 0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETP	ECE	ETPS[1:0]	ETF[3:0]			MSM	TS[2:0]		Reserved	SMS[2:0]					

位	名称	访问	描述	复位值
15	ETP	RO	<p>ETR 触发极性选择, 该位选择是直接输入 ETR 还是输入 ETR 的反相。</p> <p>1: 将 ETR 反相, 低电平或下降沿有效;</p> <p>0: ETR, 高电平或上升沿有效。</p>	0
14	ECE	RW	<p>外部时钟模式 2 启用选择。</p> <p>1: 使能外部时钟模式 2;</p> <p>0: 禁用外部时钟模式 2。</p> <p>注 1: 从模式可以与外部时钟模式 2 同时使用: 复位模式, 门控模式和触发模式; 但是, 这时 TRGI 不能连到 ETRF (TS 位不能是 '111')。</p> <p>注 2: 外部时钟模式 1 和外部时钟模式 2 同时被使能时, 外部时钟的输入是 ETRF。</p>	0
[13:12]	ETPS[1:0]	RW	外部触发信号 (ETRP) 分频, 这个信号频率最大不能超过 TIM1CLK 频率的 1/4, 可以通过这个域来降	0

			<p>频。</p> <p>00: 关闭预分频;</p> <p>01: ETRP 频率除以 2;</p> <p>10: ETRP 频率除以 4;</p> <p>11: ETRP 频率除以 8。</p>	
[11:8]	ETF[3:0]	RW	<p>外部触发滤波, 实际上, 数字滤波器是一个事件计数器, 它使用一定的采样的频率, 记录到 N 个事件后会产生一个输出的跳变。</p> <p>0000: 无滤波器, 以 Fdts 采样;</p> <p>0001: 采样频率 <math>F_{sampling}=F_{ck\_int}</math>, N=2;</p> <p>0010: 采样频率 <math>F_{sampling}=F_{ck\_int}</math>, N=4;</p> <p>0011: 采样频率 <math>F_{sampling}=F_{ck\_int}</math>, N=8;</p> <p>0100: 采样频率 <math>F_{sampling}=F_{dts}/2</math>, N=6;</p> <p>0101: 采样频率 <math>F_{sampling}=F_{dts}/2</math>, N=8;</p> <p>0110: 采样频率 <math>F_{sampling}=F_{dts}/4</math>, N=6;</p> <p>0111: 采样频率 <math>F_{sampling}=F_{dts}/4</math>, N=8;</p> <p>1000: 采样频率 <math>F_{sampling}=F_{dts}/8</math>, N=6;</p> <p>1001: 采样频率 <math>F_{sampling}=F_{dts}/8</math>, N=8;</p> <p>1010: 采样频率 <math>F_{sampling}=F_{dts}/16</math>, N=5;</p> <p>1011: 采样频率 <math>F_{sampling}=F_{dts}/16</math>, N=6;</p> <p>1100: 采样频率 <math>F_{sampling}=F_{dts}/16</math>, N=8;</p> <p>1101: 采样频率 <math>F_{sampling}=F_{dts}/32</math>, N=5;</p> <p>1110: 采样频率 <math>F_{sampling}=F_{dts}/32</math>, N=6;</p> <p>1111: 采样频率 <math>F_{sampling}=F_{dts}/32</math>, N=8。</p>	0
7	MSM	RW	<p>主/从模式选择。</p> <p>1: 触发输入 (TRGI) 上的事件被延迟了, 以允许在当前定时器 (通过 TRGO) 与它的从定时器间的完美同步。这对要求把几个定时器同步到一个单一的外部事件时是非常有用的;</p> <p>0: 不发挥作用。</p>	0
[6:4]	TS[2:0]	RW	<p>触发选择域, 这 3 位选择用于同步计数器的触发输入源。</p> <p>000: 内部触发 0 (ITR0);</p> <p>001: 内部触发 1 (ITR1);</p> <p>010: 内部触发 2 (ITR2);</p> <p>011: 内部触发 3 (ITR3);</p> <p>100: T11 的边沿检测器 (TI1F_ED);</p> <p>101: 滤波后的定时器输入 1 (TI1FP1);</p> <p>110: 滤波后的定时器输入 2 (TI2FP2);</p> <p>111: 外部触发输入 (ETRF)。</p> <p>以上只有在 SMS 为 0 时改变。</p> <p>注: 具体见表 11-2。</p>	0
3	Reserved	RO	保留。	0
[2:0]	SMS[2:0]	RW	<p>输入模式选择域。选择核心计数器的时钟和触发模式。</p> <p>000: 由内部时钟 CK_INT 驱动;</p>	0

		<p>001: 编码器模式 1, 根据 TI1FP1 的电平, 核心计数器在 TI2FP2 的边沿增减计数;</p> <p>010: 编码器模式 2, 根据 TI2FP2 的电平, 核心计数器在 TI1FP1 的边沿增减计数;</p> <p>011: 编码器模式 3, 根据另一个信号的输入电平, 核心计数器在 TI1FP1 和 TI2FP2 的边沿增减计数;</p> <p>100: 复位模式, 触发输入 (TRGI) 的上升沿将初始化计数器, 并且产生一个更新寄存器的信号;</p> <p>101: 门控模式, 当触发输入 (TRGI) 为高时, 计数器的时钟开启; 在触发输入变为低, 计数器停止, 计数器的启停都是受控的;</p> <p>110: 触发模式, 计数器在触发输入 TRGI 的上升沿启动, 只有计数器的启动是受控的;</p> <p>111: 外部时钟模式 1, 选中的触发输入 (TRGI) 的上升沿驱动计数器。</p>	
--	--	---	--

#### 11.4.4 DMA/中断使能寄存器 (TIM1\_DMAINTENR)

偏移地址: 0x0C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	TDE	COMDE	CC4DE	CC3DE	CC2DE	CC1DE	UDE	BIE	TIE	COMIE	CC4IE	CC3IE	CC2IE	CC1IE	UIE

位	名称	访问	描述	复位值
15	Reserved	RO	保留。	0
14	TDE	RW	触发 DMA 请求使能位。 1: 允许触发 DMA 请求; 0: 禁止触发 DMA 请求。	0
13	COMDE	RW	COM 的 DMA 请求使能位。 1: 允许 COM 的 DMA 请求; 0: 禁止 COM 的 DMA 请求。	0
12	CC4DE	RW	比较捕获通道 4 的 DMA 请求使能位。 1: 允许比较捕获通道 4 的 DMA 请求; 0: 禁止比较捕获通道 4 的 DMA 请求。	0
11	CC3DE	RW	比较捕获通道 3 的 DMA 请求使能位。 1: 允许比较捕获通道 3 的 DMA 请求; 0: 禁止比较捕获通道 3 的 DMA 请求。	0
10	CC2DE	RW	比较捕获通道 2 的 DMA 请求使能位。 1: 允许比较捕获通道 2 的 DMA 请求; 0: 禁止比较捕获通道 2 的 DMA 请求。	0
9	CC1DE	RW	比较捕获通道 1 的 DMA 请求使能位。 1: 允许比较捕获通道 1 的 DMA 请求; 0: 禁止比较捕获通道 1 的 DMA 请求。	0
8	UDE	RW	更新的 DMA 请求使能位。 1: 允许更新的 DMA 请求; 0: 禁止更新的 DMA 请求。	0
7	BIE	RW	刹车中断使能位。	0

			1: 允许刹车中断; 0: 禁止刹车中断。	
6	TIE	RW	触发中断使能位。 1: 使能触发中断; 0: 禁止触发中断。	0
5	COMIE	RW	COM 中断允许位。 1: 允许 COM 中断; 0: 禁止 COM 中断。	0
4	CC4IE	RW	比较捕获通道 4 中断使能位。 1: 允许比较捕获通道 4 中断; 0: 禁止比较捕获通道 4 中断。	0
3	CC3IE	RW	比较捕获通道 3 中断使能位。 1: 允许比较捕获通道 3 中断; 0: 禁止比较捕获通道 3 中断。	0
2	CC2IE	RW	比较捕获通道 2 中断使能位。 1: 允许比较捕获通道 2 中断; 0: 禁止比较捕获通道 2 中断。	0
1	CC1IE	RW	比较捕获通道 1 中断使能位。 1: 允许比较捕获通道 1 中断; 0: 禁止比较捕获通道 1 中断。	0
0	UIE	RW	更新中断使能位。 1: 允许更新中断; 0: 禁止更新中断。	0

#### 11.4.5 中断状态寄存器 (TIM1\_INTFR)

偏移地址: 0x10

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	CC40F	CC30F	CC20F	CC10F	Reserved	BIF	TIF	COMIF	CC4IF	CC3IF	CC2IF	CC1IF	UIF		

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0
12	CC40F	RWO	比较捕获通道 4 重复捕获标志位。	0
11	CC30F	RWO	比较捕获通道 3 重复捕获标志位。	0
10	CC20F	RWO	比较捕获通道 2 重复捕获标志位。	0
9	CC10F	RWO	比较捕获通道 1 重复捕获标志位, 仅用于比较捕获通道被配置为输入捕获模式时。该标记由硬件置位, 软件写 0 可清除此位。 1: 计数器的值被捕获到捕获比较寄存器时, CC1IF 的状态已经被置位; 0: 无重复捕获产生。	0
8	Reserved	RO	保留。	0
7	BIF	RWO	刹车中断标志位, 一旦刹车输入有效, 由硬件对该位置位, 可由软件清零。 1: 刹车引脚输入上检测到设定的有效电平; 0: 无刹车事件产生。	0

6	TIF	RWO	触发器中断标志位，当发生触发事件时由硬件对该位置位，由软件清零。触发事件包括从除门控模式外的其它模式时，在 TRGI 输入端检测到有效边沿，或门控模式下的任一边沿。 1: 触发器事件产生； 0: 无触发器事件产生。	0
5	COMIF	RWO	COM 中断标志位，一旦产生 COM 事件，该位由硬件置位，由软件清零。COM 事件包括 CCxE、CCxNE、OCxM 被更新。 1: COM 事件产生； 0: 无 COM 事件产生。	0
4	CC4IF	RWO	比较捕获通道 4 中断标志位。	0
3	CC3IF	RWO	比较捕获通道 3 中断标志位。	0
2	CC2IF	RWO	比较捕获通道 2 中断标志位。	0
1	CC1IF	RWO	比较捕获通道 1 中断标志位。 如果比较捕获通道配置为输出模式： 当计数器值与比较值匹配时该位由硬件置位，但在中心对称模式下除外。该位由软件清零。 1: 核心计数器的值与比较捕获寄存器 1 的值匹配； 0: 无匹配发生。 如果比较捕获通道 1 配置为输入模式： 当捕获事件发生时该位由硬件置位，它由软件清零或通过读比较捕获寄存器清零。 1: 计数器值已被捕获比较捕获寄存器 1； 0: 无输入捕获产生。	0
0	UIF	RWO	更新中断标志位，当产生更新事件时该位由硬件置位，由软件清零。 1: 更新中断产生； 0: 无更新事件产生。 以下情形会产生更新事件： 若 UDIS=0，当重复计数器数值上溢或下溢时； 若 URS=0、UDIS=0，当置 UG 位时，或当通过软件对计数器核心计数器重新初始化时； 若 URS=0、UDIS=0，当计数器 CNT 被触发事件重新初始化时。	0

#### 11.4.6 事件产生寄存器 (TIM1\_SWEVGR)

偏移地址: 0x14

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved									BG	TG	COMG	CC4G	CC3G	CC2G	CC1G	UG

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
7	BG	WO	刹车事件产生位，此位由软件置位和清零，用来产生一个刹车事件。	0

			1: 产生一个刹车事件。此时 MOE=0、BIF=1, 若使能对应的中断和 DMA, 则产生相应的中断和 DMA; 0: 无动作。	
6	TG	WO	触发事件产生位, 该位由软件置位, 硬件清零, 用于产生一个触发事件。 1: 产生一个触发事件, TIF 被置位, 若使能对应的中断和 DMA, 则产生相应的中断和 DMA; 0: 无动作。	0
5	COMG	WO	比较捕获控制更新产生位。产生比较捕获控制更新事件。该位由软件置位, 由硬件自动清零。 1: 当 CCPC=1, 允许更新 CCxE、CCxNE、OCxM 位; 0: 无动作。 注: 该位只对拥有互补输出的通道 (通道 1, 2, 3) 有效。	0
4	CC4G	WO	比较捕获事件产生位 4, 产生比较捕获事件 4。	0
3	CC3G	WO	比较捕获事件产生位 3, 产生比较捕获事件 3。	0
2	CC2G	WO	比较捕获事件产生位 2, 产生比较捕获事件 2。	0
1	CC1G	WO	比较捕获事件产生位 1, 产生比较捕获事件 1。 该位由软件置位, 由硬件清零。用于产生一个比较捕获事件。 1: 在比较捕获通道 1 上产生一个比较捕获事件: 若比较捕获通道 1 配置为输出: 置 CC1IF 位。若使能对应的中断和 DMA, 则产生相应的中断和 DMA; 若比较捕获通道 1 配置为输入: 当前核心计数器的值被捕获至比较捕获寄存器 1; 置 CC1IF 位, 若使能了对应的中断和 DMA, 则产生相应的中断和 DMA。若 CC1IF 已经置位, 则置 CC1OF 位; 0: 无动作。	0
0	UG	WO	更新事件产生位, 产生更新事件。该位由软件置位, 由硬件自动清零。 1: 初始化计数器, 并产生一个更新事件; 0: 无动作。 注: 预分频器的计数器也被清零, 但是预分频系数不变。若在中心对称模式下或增计数模式下则核心计数器被清零; 若减计数模式下则核心计数器取重装值寄存器的值。	0

#### 11.4.7 比较/捕获控制寄存器 1 (TIM1\_CHCTLR1)

偏移地址: 0x18

通道可用于输入 (捕获模式) 或输出 (比较模式), 通道的方向由相应的 CCxS 位定义。该寄存器其它位的作用在输入和输出模式下不同。OCxx 描述了通道在输出模式下的功能, ICxx 描述了通道在输入模式下的功能。

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

OC2CE	OC2M[2:0]	OC2PE	OC2FE	CC2S[1:0]	OC1CE	OC1M[2:0]	OC1PE	OC1FE	CC1S[1:0]
IC2F[3:0]		IC2PSC[1:0]			IC1F[3:0]			IC1PSC[1:0]	

比较模式（引脚方向为输出）：

位	名称	访问	描述	复位值
15	OC2CE	RW	比较捕获通道 2 清零使能位。 1：一旦检测到 ETRF 输入高电平，清除 OC2REF 位零； 0：OC2REF 不受 ETRF 输入的影响。	0
[14:12]	OC2M[2:0]	RW	比较捕获通道 2 模式设置域。 该 3 位定义了输出参考信号 OC2REF 的动作，而 OC2REF 决定了 OC2、OC2N 的值。OC2REF 是高电平有效，而 OC2 和 OC2N 的有效电平取决于 CC2P、CC2NP 位。 000：冻结。比较捕获寄存器的值与核心计数器间的比较值对 OC2REF 不起作用； 001：强制设为有效电平。当核心计数器与比较捕获寄存器 1 的值相同时，强制 OC2REF 为高； 010：强制设为无效电平。当核心计数器的值与比较捕获寄存器 1 相同时，强制 OC2REF 为低； 011：翻转。当核心计数器与比较捕获寄存器 1 的值相同时，翻转 OC2REF 的电平； 100：强制为无效电平。强制 OC2REF 为低； 101：强制为有效电平。强制 OC2REF 为高； 110：PWM 模式 1：在向上计数时，一旦核心计数器大于比较捕获寄存器的值时通道 2 为无效电平，否则为有效电平；在向下计数时，一旦核心计数器大于比较捕获寄存器的值时通道 2 为有效电平，否则为无效电平； 111：PWM 模式 2：在向上计数时，一旦核心计数器大于比较捕获寄存器的值时，通道 2 为有效电平，否则为无效电平；在向下计数时，一旦核心计数器大于比较捕获寄存器的值时，通道 2 为无效电平，否则为有效电平（OC2REF=1）。 <i>注：一旦 LOCK 级别设为 3 并且 CC2S=00b 则该位不能被修改。在 PWM 模式 1 或 PWM 模式 2 中，只有当比较结果改变了或在输出比较模式中从冻结模式切换到 PWM 模式时，OC2REF 电平才改变。</i>	0
11	OC2PE	RW	比较捕获寄存器 2 预装载使能位。 1：开启比较捕获寄存器 2 的预装载功能，读写操作仅对预装载寄存器操作，比较捕获寄存器 2 的预装载值在更新事件到来时被加载至当前影子寄存器中； 0：禁止比较捕获寄存器 2 的预装载功能，可随时写入比较捕获寄存器 2，并且新写入的数值立即起作	0



			用。 注：一旦 LOCK 级别设为 3 并且 CC2S=00，则该位不能被修改；仅仅在单脉冲模式下（OPM=1）可以在未确认预装载寄存器情况下使用 PWM 模式，否则其动作不确定。	
10	OC2FE	RW	比较捕获通道 2 快速使能位，该位用于加快比较捕获通道输出对触发输入事件的响应。 1: 输入到触发器的有效沿的作用就像发生了一次比较匹配。因此，OC 被设置为比较电平而与比较结果无关。采样触发器的有效沿和比较捕获通道 2 输出间的延时被缩短为 3 个时钟周期； 0: 根据计数器与比较捕获寄存器 1 的值，比较捕获通道 2 正常操作，即使触发器是打开的。当触发器的输入有一个有效沿时，激活比较捕获通道 2 输出的最小延时为 5 个时钟周期。 注：OC2FE 只在通道被配置成 PWM1 或 PWM2 模式时起作用。	0
[9:8]	CC2S[1:0]	RW	比较捕获通道 2 输入选择域。 00: 比较捕获通道 2 被配置为输出； 01: 比较捕获通道 2 被配置为输入，IC2 映射在 T12 上； 10: 比较捕获通道 2 被配置为输入，IC2 映射在 T11 上； 11: 比较捕获通道 2 被配置为输入，IC2 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时（由 TS 位选择）。 注：比较捕获通道 2 仅在通道关闭时（CC2E 为零时）才是可写的。	0
7	OC1CE	RW	比较捕获通道 1 清零使能位。	0
[6:4]	OC1M[2:0]	RW	比较捕获通道 1 模式设置域。	0
3	OC1PE	RW	比较捕获寄存器 1 预装载使能位。	0
2	OC1FE	RW	比较捕获通道 1 快速使能位。	0
[1:0]	CC1S[1:0]	RW	比较捕获通道 1 输入选择域。	0

捕获模式（引脚方向为输入）：

位	名称	访问	描述	复位值
[15:12]	IC2F[3:0]	RW	输入捕获滤波器 2 配置域，这几位设置了 T11 输入的采样频率及数字滤波器长度。数字滤波器由一个事件计数器组成，它记录到 N 个事件后会产生一个输出的跳变。 0000: 无滤波器，以 fDTS 采样； 1000: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/8$ , $N=6$ ； 0001: 采样频率 $F_{\text{sampling}}=F_{\text{ck\_int}}$ , $N=2$ ； 1001: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/8$ , $N=8$ ； 0010: 采样频率 $F_{\text{sampling}}=F_{\text{ck\_int}}$ , $N=4$ ；	0

			1010: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/16$ , $N=5$ ; 0011: 采样频率 $F_{\text{sampling}}=f=F_{\text{ck\_int}}$ , $N=8$ ; 1011: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/16$ , $N=6$ ; 0100: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/2$ , $N=6$ ; 1100: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/16$ , $N=8$ ; 0101: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/2$ , $N=8$ ; 1101: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/32$ , $N=5$ ; 0110: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/4$ , $N=6$ ; 1110: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/32$ , $N=6$ ; 0111: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/4$ , $N=8$ ; 1111: 采样频率 $F_{\text{sampling}}=F_{\text{dts}}/32$ , $N=8$ 。	
[11:10]	IC2PSC[1:0]	RW	比较捕获通道 2 预分频配置域, 这 2 位定义了比较捕获通道 2 的预分频系数。一旦 CC1E=0, 则预分频器复位。 00: 无预分频器, 捕获输入口上检测到的每一个边沿都触发一次捕获; 01: 每 2 个事件触发一次捕获; 10: 每 4 个事件触发一次捕获; 11: 每 8 个事件触发一次捕获。	0
[9:8]	CC2S[1:0]	RW	比较捕获通道 2 输入选择域, 这 2 位定义通道的方向 (输入/输出), 及输入脚的选择。 00: 比较捕获通道 1 通道被配置为输出; 01: 比较捕获通道 1 通道被配置为输入, IC1 映射在 TI1 上; 10: 比较捕获通道 1 通道被配置为输入, IC1 映射在 TI2 上; 11: 比较捕获通道 1 通道被配置为输入, IC1 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时 (由 TS 位选择)。 <i>注: CC1S 仅在通道关闭时 (CC1E 为 0) 才是可写的。</i>	0
[7:4]	IC1F[3:0]	RW	输入捕获滤波器 1 配置域。	0
[3:2]	IC1PSC[1:0]	RW	比较捕获通道 1 预分频配置域。	0
[1:0]	CC1S[1:0]	RW	比较捕获通道 1 输入选择域。	0

#### 11.4.8 比较/捕获控制寄存器 2 (TIM1\_CHCTLR2)

偏移地址: 0x1C

通道可用于输入 (捕获模式) 或输出 (比较模式), 通道的方向由相应的 CCxS 位定义。该寄存器其它位的作用在输入和输出模式下不同。OCxx 描述了通道在输出模式下的功能, ICxx 描述了通道在输入模式下的功能。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC4CE	OC4M[2:0]		OC4PE	OC4FE	CC4S[1:0]	OC3CE	OC3M[2:0]		OC3PE	OC3FE	CC3S[1:0]				
IC4F[3:0]			IC4PSC[1:0]			IC3F[3:0]			IC3PSC[1:0]						

比较模式 (引脚方向为输出):

位	名称	访问	描述	复位值
---	----	----	----	-----

15	OC4CE	RW	比较捕获通道 4 清零使能位。	0
[14:12]	OC4M[2:0]	RW	比较捕获通道 4 模式设置域。	0
11	OC4PE	RW	比较捕获寄存器 4 预装载使能位。	0
10	OC4FE	RW	比较捕获通道 4 快速使能位。	0
[9:8]	CC4S[1:0]	RW	比较捕获通道 4 输入选择域。	0
7	OC3CE	RW	比较捕获通道 3 清零使能位。	0
[6:4]	OC3M[2:0]	RW	比较捕获通道 3 模式设置域。	0
3	OC3PE	RW	比较捕获寄存器 3 预装载使能位。	0
2	OC3FE	RW	比较捕获通道 3 快速使能位。	0
[1:0]	CC3S[1:0]	RW	比较捕获通道 3 输入选择域。	0

捕获模式（引脚方向为输入）：

位	名称	访问	描述	复位值
[15:12]	IC4F[3:0]	RW	输入捕获滤波器 4 配置域。	0
[11:10]	IC4PSC[1:0]	RW	比较捕获通道 4 预分频配置域。	0
[9:8]	CC4S[1:0]	RW	比较捕获通道 4 输入选择域。	0
[7:4]	IC3F[3:0]	RW	输入捕获滤波器 3 配置域。	0
[3:2]	IC3PSC[1:0]	RW	比较捕获通道 3 预分频配置域。	0
[1:0]	CC3S[1:0]	RW	比较捕获通道 3 输入选择域。	0

#### 11.4.9 比较/捕获使能寄存器（TIM1\_CCER）

偏移地址：0x20

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	CC4P	CC4E	CC3NP	CC3NE	CC3P	CC3E	CC2NP	CC2NE	CC2P	CC2E	CC1NP	CC1NE	CC1P	CC1E
----------	------	------	-------	-------	------	------	-------	-------	------	------	-------	-------	------	------

位	名称	访问	描述	复位值
[15:14]	Reserved	RO	保留。	0
13	CC4P	RW	比较捕获通道 4 输出极性设置位。	0
12	CC4E	RW	比较捕获通道 4 输出使能位。	0
11	CC3NP	RW	比较捕获通道 3 互补输出极性设置位。	0
10	CC3NE	RW	比较捕获通道 3 互补输出使能位。	0
9	CC3P	RW	比较捕获通道 3 输出极性设置位。	0
8	CC3E	RW	比较捕获通道 3 输出使能位。	0
7	CC2NP	RW	比较捕获通道 2 互补输出极性设置位。	0
6	CC2NE	RW	比较捕获通道 2 互补输出使能位。	0
5	CC2P	RW	比较捕获通道 2 输出极性设置位。	0
4	CC2E	RW	比较捕获通道 2 输出使能位。	0
3	CC1NP	RW	比较捕获通道 1 互补输出极性设置位。	0
2	CC1NE	RW	比较捕获通道 1 互补输出使能位。	0
1	CC1P	RW	比较捕获通道 1 输出极性设置位。 CC1 通道配置为输出： 1: OC1 低电平有效； 0: OC1 高电平有效。 CC1 通道配置为输入：	0

			<p>该位选择是 IC1 还是 IC1 的反相信号作为触发或捕获信号。</p> <p>1: 反相: 捕获发生在 IC1 的下降沿; 当用作外部触发器时, IC1 反相;</p> <p>0: 不反相: 捕获发生在 IC1 的上升沿; 当用作外部触发器时, IC1 不反相。</p> <p>注: 一旦 LOCK 级别 (TIM1_BDTR 寄存器中的 LOCK 位) 设为 3 或 2, 则该位不能被修改。</p>	
0	CC1E	RW	<p>比较捕获通道 1 输出使能位。</p> <p>CC1 通道配置为输出:</p> <p>1: 开启。OC1 信号输出到对应的输出引脚, 其输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位的值;</p> <p>0: 关闭。OC1 禁止输出, 因此 OC1 的输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位的值。</p> <p>CC1 通道配置为输入:</p> <p>该位决定了计数器的值是否能捕获入 TIM1_CH1CVR 寄存器。</p> <p>1: 捕获使能;</p> <p>0: 捕获禁止。</p>	0

#### 11.4.10 高级定时器的计数器 (TIM1\_CNT)

偏移地址: 0x24

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT[15:0]															

位	名称	访问	描述	复位值
[15:0]	CNT[15:0]	RW	定时器的计数器的实时值。	0

#### 11.4.11 计数时钟预分频器 (TIM1\_PSC)

偏移地址: 0x28

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PSC[15:0]															

位	名称	访问	描述	复位值
[15:0]	PSC[15:0]	RW	定时器的预分频器的分频系数; 计数器的时钟频率等于分频器的输入频率 / (PSC+1)。	0

#### 11.4.12 自动重装值寄存器 (TIM1\_ATRLR)

偏移地址: 0x2C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ATRLR[15:0]															

位	名称	访问	描述	复位值
[15:0]	ATRLR[15:0]	RW	此域的值将会被装入计数器，ATRLR 何时动作和更新见 11.2.3 章节；ATRLR 为空时，计数器停止。	FFFFh

#### 11.4.13 重复计数值寄存器 (TIM1\_RPTCR)

偏移地址：0x30

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								RPTCR[7:0]							

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
[7:0]	RPTCR[7:0]	RW	重复计数器的值。	0

#### 11.4.14 比较/捕获寄存器 1 (TIM1\_CH1CVR)

偏移地址：0x34

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LEVEL1
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CH1CVR[15:0]															

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LEVEL1	RO	捕获值对应的电平指示 bit。	0
[15:0]	CH1CVR[15:0]	RW	比较捕获寄存器通道 1 的值。	0

#### 11.4.15 比较/捕获寄存器 2 (TIM1\_CH2CVR)

偏移地址：0x38

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LEVEL2
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CH2CVR[15:0]															

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LEVEL2	RO	捕获值对应的电平指示 bit。	0
[15:0]	CH2CVR[15:0]	RW	比较捕获寄存器通道 2 的值。	0

#### 11.4.16 比较/捕获寄存器 3 (TIM1\_CH3CVR)

偏移地址：0x3C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----

Reserved														LEVEL3	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CH3CVR[15: 0]															

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LEVEL3	RO	捕获值对应的电平指示 bit。	0
[15:0]	CH3CVR[15:0]	RW	比较捕获寄存器通道 3 的值。	0

#### 11.4.17 比较/捕获寄存器 4 (TIM1\_CH4CVR)

偏移地址: 0x40

Reserved														LEVEL4	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CH4CVR[15: 0]															

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LEVEL4	RO	捕获值对应的电平指示 bit。	0
[15:0]	CH4CVR[15:0]	RW	比较捕获寄存器通道 4 的值。	0

#### 11.4.18 刹车和死区寄存器 (TIM1\_BDTR)

偏移地址: 0x44

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MOE	AOE	BKP	BKE	OSSR	OSSI	LOCK[1:0]	DTG[7:0]								

位	名称	访问	描述	复位值
15	MOE	RW	主输出使能位。一旦刹车信号有效, 将被异步清零。 1: 允许 OCx 和 OCxN 设为输出; 0: 禁止 OCx 和 OCxN 的输出或者强制为空闲状态。	0
14	AOE	RW	自动输出使能。 1: MOE 可以被软件置位或者在下一个更新事件中被置位; 0: MOE 只能被软件置位。	0
13	BKP	RW	刹车输入极性设置位。 1: 刹车输入高电平有效; 0: 刹车输入低电平有效。 注: 当设置了 LOCK 级别 1 后, 该位不能被修改。对该位的写需要一个 HB 时钟以后才能生效。	0
12	BKE	RW	刹车功能使能位。 1: 开启刹车输入; 0: 禁止刹车输入。	0

			注：当设置了 LOCK 级别 1 后，该位不能被修改。对该位的写需要一个 HB 时钟以后才能生效。	
11	OSSR	RW	1：当定时器不工作时，一旦 CCxE=1 或 CCxNE=1，首先开启 OC/OCN 并输出无效电平，然后置 OCx、OCxN 使能输出信号=1； 0：当定时器不工作时，禁止 OC/OCN 输出。 注：当设置了 LOCK 级别 1 后，该位不能被修改。	0
10	OSSI	RW	1：当定时器不工作时，一旦 CCxE=1 或 CCxNE=1，OC/OCN 首先输出其空闲电平，然后 OCx、OCxN 使能输出信号=1； 0：当定时器不工作时，禁止 OC/OCN 输出。 注：当设置了 LOCK 级别 1 后，该位不能被修改。	0
[9:8]	LOCK[1:0]	RW	锁定功能设置域。 00：关闭锁定功能； 01：锁定级别 1，不能写 DTG、BKE、BKP、AOE、OISx 和 OISxN 位； 10：锁定级别 2，不能写入锁定级别 1 中的各位，也不能写入 CC 极性位以及 OSSR 和 OSSI 位； 11：锁定级别 3，不能写入锁定级别 2 中的各位，也不能写入 CC 控制位。 注：在系统复位后，只能写一次 LOCK 位，无法再次修改直到复位。	0
[7:0]	DTG[7:0]	RW	死区设置位，这些位定义了互补输出之间的死区持续时间。 假设 DT 表示其持续时间： DTG[7:5]=0xx=>DT=DTG[7:0]*Tdtg, Tdtg =TDTs; DTG[7:5]=10x=>DT=(64+DTG[5:0])*Tdtg, Tdtg=2*TDTs; DTG[7:5]=110=>DT=(32+DTG[4:0])*Tdtg, Tdtg =8×TDTs; DTG[7:5]=111=>DT=(32+DTG[4:0])*Tdtg, Tdtg =16*TDTs。	0

#### 11.4.19 DMA 控制寄存器 (TIM1\_DMACFGR)

偏移地址：0x48


15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				DBL[4:0]				Reserved				DBA[4:0]			

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0
[12:8]	DBL[4:0]	RW	DMA 连续传送的长度，实际值为此域的值+1。	0
[7:5]	Reserved	RO	保留。	0
[4:0]	DBA[4:0]	RW	这些位定义了 DMA 在连续模式下从控制寄存器 1 所在地址的偏移量。	0

**11.4.20 连续模式的 DMA 地址寄存器 (TIM1\_DMAADR)**

偏移地址: 0x4C

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



位	名称	访问	描述	复位值
[15:0]	DMAB[15:0]	RW	连续模式下, DMA 的地址。	0



## 第 12 章 通用定时器（GPTM）

本章模块描述适用于 CH32V00X 微控制器全系列产品。

通用定时器模块包含一个 16 位可自动重装的定时器 TIM2，用于测量脉冲宽度或者产生特定频率的脉冲、PWM 波等。可用于自动化控制、电源等领域。


### 12.1 主要特征

通用定时器的主要特征包括：

- 16 位自动重装计数器，支持增计数模式，减计数模式和增减计数模式
- 16 位预分频器，分频系数从 1~65536 之间动态可调
- 支持四路独立的比较捕获通道
- 每路比较捕获通道支持多种工作模式，比如：输入捕获、输出比较、PWM 生成和单脉冲输出
- 支持简单的死区产生功能，互补输出通过复用其余通道输出
- 支持外部信号控制定时器
- 支持在多种模式下使用 DMA
- 支持增量式编码，定时器之间的级联和同步

## 12.2 原理和结构

图 12-1 通用定时器的结构框图



### 12.2.1 概述

如图 12-1 所示，通用定时器的结构大致可以分为三部分，即输入时钟部分，核心计数器部分和比较捕获通道部分。

通用定时器的时钟可以来自于 HB 总线时钟 (CK\_INT)，可以来自外部时钟输入引脚 (TIM2\_ETR)，可以来自于其他具有时钟输出功能的定时器 (ITRx)，还可以来自于比较捕获通道的输入端 (TIM2\_CHx)。这些输入的时钟信号经过各种设定的滤波分频等操作后成为 CK\_PSC 时钟，输出给核心计数器部分。另外，这些复杂的时钟来源还可以作为 TRGO 输出给其他的定时器和 ADC 等外设。

通用定时器的核心是一个 16 位计数器 (CNT)。CK\_PSC 经过预分频器 (PSC) 分频后，成为 CK\_CNT 再最终输给 CNT，CNT 支持增计数模式、减计数模式和增减计数模式，并有一个自动重装值寄存器 (ATRLR) 在每个计数周期结束后为 CNT 重装初始值。

通用定时器拥有四组比较捕获通道，每组比较捕获通道都可以从专属的引脚上输入脉冲，也可以向引脚输出波形，即比较捕获通道支持输入和输出模式。比较捕获寄存器每个通道的输入都支持滤波、分频、边沿检测等操作，并支持通道间的互触发，还能为核心计数器 CNT 提供时钟。每个比较捕获通

道都拥有一组比较捕获寄存器（CHxCVR），支持与主计数器（CNT）进行比较而输出脉冲。

### 12.2.2 通用定时器和高级定时器的区别


与高级定时器相比，通用定时器缺少以下功能：

- 1) 通用定时器缺少对核心计数器的计数周期进行计数的重复计数寄存器。
- 2) 通用定时器的比较捕获部分通道拥有简单的死区产生功能，互补输出通过复用其余通道输出。
- 3) 通用定时器没有刹车信号机制。

### 12.2.3 时钟输入

本节论述 CK\_PSC 的来源。此处截取通用定时器的整体结构框图的时钟源部分。

图 12-2 通用定时器 CK\_PSC 来源框图



可选的输入时钟可以分为 4 类：

- 1) 外部时钟引脚（ETR）输入的路线：ETR→ETRP→ETRF；
- 2) 内部 HB 时钟输入路线：CK\_INT；
- 3) 来自比较捕获通道引脚（TIM2\_CHx）的路线：TIM2\_CHx→TIx→TIxFPx，此路线也用于编码器模式；
- 4) 来自内部其他定时器的输入：ITRx。

通过决定 CK\_PSC 来源的 SMS 的输入脉冲选择可以将实际的操作分为三类：

- 1) 选择内部时钟源（CK\_INT）；
- 2) 外部时钟源模式 1；
- 3) 外部时钟源模式 2；
- 4) 编码器模式。

上文提到的 4 种时钟源来源都可通过这 4 种操作选定。

#### 12.2.3.1 内部时钟源（CK\_INT）

如果将 SMS 域保持为 000b 时启动通用定时器，那么就是选定内部时钟源（CK\_INT）为时钟。此时 CK\_INT 就是 CK\_PSC。

#### 12.2.3.2 外部时钟源模式 1

如果将 SMS 域设置为 111b 时，就会启用外部时钟源模式 1。启用外部时钟源 1 时，TRGI 被选定

为 CK\_PSC 的来源，值得注意的，用户还需要通过配置 TS 域来选择 TRGI 的来源。TS 域可选择以下几种脉冲作为时钟来源：

- 1) 内部触发 (ITRx, x 为 0, 1, 2, 3);
- 2) 比较捕获通道 1 经过边缘检测器后的信号 (TI1F\_ED);
- 3) 比较捕获通道的信号 TI1FP1、TI2FP2;
- 4) 来自外部时钟引脚输入的信号 ETRF。

### 12.2.3.3 外部时钟源模式 2

使用外部触发模式 2 能在外部时钟引脚输入的每一个上升沿或下降沿计数。将 ECE 位置位时，将使用外部时钟源模式 2。使用外部时钟源模式 2 时，ETRF 被选定为 CK\_PSC。ETR 引脚经过可选的反相器 (ETP)，分频器 (ETPS) 后成为 ETRP，再经过滤波器 (ETF) 后即成为 ETRF。

在 ECE 位置位且将 SMS 设为 111b 时，那么，相当于 TS 选择 ETRF 为输入。

### 12.2.3.4 编码器模式

将 SMS 置为 001b, 010b, 011b 将会启用编码器模式。启用编码器模式可以选择在 TI1FP1 和 TI2FP2 中某一个特定的电平下以另一个跳变沿作为信号进行信号输出。此模式用于外接编码器使用的情况下。具体功能参考 12.3.7 节。

### 12.2.4 计数器和周边


CK\_PSC 输入给预分频器 (PSC) 进行分频。PSC 是 16 位的，实际的分频系数相当于 R16\_TIM2\_PSC 的值+1。CK\_PSC 经过 PSC 会成为 CK\_INT。更改 R16\_TIM1\_PSC 的值并不会实时生效，而会在更新事件后更新给 PSC。更新事件包括 UG 位清零和复位。

定时器的核心是一个 16 位计数器 (CNT)，CK\_CNT 最终会输入给 CNT，CNT 支持增计数模式、减计数模式和增减计数模式，并有一个自动重装值寄存器 (ATRLR) 在每个计数周期结束后为 CNT 重新装载初始值。

### 12.2.5 比较捕获通道

比较捕获通道是定时器实现复杂功能的核心，它的核心是比较捕获寄存器，辅以外围输入部分的数字滤波，分频和通道间复用，输出部分的比较器和输出控制组成。比较捕获通道的结构框图如图 12-3 所示。

图 12-3 比较捕获通道的结构框图



信号从通道  $x$  引脚输入进来后可选做为  $TI_x$  ( $TI_1$  的来源可以不只是  $CH_1$ ，见定时器的框图 12-1)， $TI_1$  经过滤波器 (ICF[3:0]) 生成  $TI_1F$ ，再经过边沿检测器分成  $TI_1F\_Rising$  和  $TI_1F\_Falling$ ，这两个信号经过选择 (CC1P) 生成  $TI_1FP_1$ ， $TI_1FP_1$  和来自通道 2 的  $TI_2FP_1$  一起送给  $CC_1S$  选择成为  $IC_1$ ，经过  $ICPS$  分频后送给比较捕获寄存器。

比较捕获寄存器由一个预装载寄存器和一个影子寄存器组成，读写过程仅操作预装载寄存器。在捕获模式下，捕获发生在影子寄存器上，然后复制到预装载寄存器；在比较模式下，预装载寄存器的内容被复制到影子寄存器中，然后影子寄存器的内容与核心计数器 (CNT) 进行比较。

## 12.3 功能和实现

通用定时器复杂功能的实现都是对定时器的比较捕获通道、时钟输入电路和计数器及周边组件进行操作实现的。定时器的时钟输入可以来自于包括比较捕获通道的输入在内的多个时钟源。对比较捕

获寄存通道和时钟源选择的操作直接决定其功能。比较捕获通道是双向的，可以工作在输入和输出模式。

### 12.3.1 输入捕获模式

输入捕获模式是定时器的基本功能之一。输入捕获模式的原理是，当检测到 ICxPS 信号上确定的边沿后，则产生捕获事件，计数器当前的值会被锁存到比较捕获寄存器（R16\_TIM2\_CHCTLRx）中。发生捕获事件时，CCxIF（在 R16\_TIM2\_INTFR 中）被置位，如果使能了中断或者 DMA，还会产生相应中断或者 DMA。如果发生捕获事件时，CCxIF 已经被置位了，那么 CCxOF 位会被置位。CCxIF 可由软件清除，也可以通过读取比较捕获寄存器由硬件清除。CCxOF 由软件清除。

举个通道 1 的例子来说明使用输入捕获模式的步骤，如下：

- 1) 配置 CCxS 域，选择 ICx 信号的来源。比如设为 10b，选择 TI1FP1 作为 IC1 的来源，不可以使用默认设置，CCxS 域默认是使比较捕获模块作为输出通道；
- 2) 配置 ICxF 域，设定 TI 信号的数字滤波器。数字滤波器会以确定的频率，采样确定的次数，再输出一个跳变。这个采样频率和次数是通过 ICxF 来确定的；
- 3) 配置 CCxP 位，设定 TIxFPx 的极性。比如保持 CC1P 位为低，选择上升沿跳变；
- 4) 配置 ICxPS 域，设定 ICx 信号成为 ICxPS 之间的分频系数。比如保持 ICxPS 为 00b，不分频；
- 5) 配置 CCxE 位，允许捕获核心计数器（CNT）的值到比较捕获寄存器中。置 CC1E 位；
- 6) 根据需要配置 CCxIE 和 CCxDE 位，决定是否允许使能中断或者 DMA。

至此已经将比较捕获通道配置完成。

当 TI1 输入了一个被捕获的脉冲时，核心计数器（CNT）的值会被记录到比较捕获寄存器中，CC1IF 被置位，当 CC1IF 在之前就已经被置位时，CC1OF 位也会被置位。如果 CC1E 位，那么会产生一个中断；如果 CC1DE 被置位，会产生一个 DMA 请求。可以通过写事件产生寄存器的方式（R16\_TIM2\_SWEVGR）的方式由软件产生一个输入捕获事件。

### 12.3.2 比较输出模式

比较输出模式是定时器的基本功能之一。比较输出模式的原理是在核心计数器（CNT）的值与比较捕获寄存器的值一致时，输出特定的波形。OCxM 域（在 R16\_TIM2\_CHCTLRx 中）和 CCxP 位（在 R16\_TIM2\_CCER 中）决定输出的是确定的高低电平还是电平翻转。产生比较一致事件时还会置 CCxIF 位，如果预先置了 CCxIE 位，则会产生一个中断；如果预先设置了 CCxDE 位，则会产生一个 DMA 请求。

配置为比较输出模式的步骤为下：

- 1) 配置核心计数器（CNT）的时钟源和自动重装值；
- 2) 设置好需要对比的计数值到比较捕获寄存器（R32\_TIM2\_CHxCVR）中；
- 3) 如果需要产生中断，置 CCxIE 位；
- 4) 保持 OCxPE 为 0，禁用比较捕获寄存器的预装载寄存器；
- 5) 设定输出模式，设置 OCxM 域和 CCxP 位；
- 6) 使能输出，置 CCxE 位；
- 7) 置 CEN 位启动定时器。

### 12.3.3 强制输出模式

定时器的比较捕获通道的输出模式可以由软件强制输出确定的电平，而不依赖比较捕获寄存器的影子寄存器和核心计数器的比较。

具体的做法是将 OCxM 置为 100b，即为强制将 OCxREF 置为低；或者将 OCxM 置为 101b，即为强制将 OCxREF 置为高。

需要注意的是，将 OCxM 强制置为 100b 或者 101b，内部主计数器和比较捕获寄存器的比较过程还在进行，相应的标志位还在置位，中断和 DMA 请求还在产生。

### 12.3.4 PWM 输入模式

PWM 输入模式是用来测量 PWM 的占空比和频率的，是输入捕获模式的一种特殊情况。除下列区别外，操作和输入捕获模式相同：PWM 占用两个比较捕获通道，且两个通道的输入极性设为相反，其中一个信号被设为触发输入，SMS 设为复位模式。

例如，测量从 TI1 输入的 PWM 波的周期和频率，需要进行以下操作：

- 1) 将 TI1 (TI1FP1) 设为 IC1 信号的输入。将 CC1S 置为 01b；
- 2) 将 TI1FP1 置为上升沿有效。将 CC1P 保持为 0；
- 3) 将 TI1 (TI1FP2) 置为 IC2 信号的输入。将 CC2S 置为 10b；
- 4) 选 TI1FP2 置为下降沿有效。将 CC2P 置为 1；
- 5) 时钟源的来源选择 TI1FP1。将 TS 设为 101b；
- 6) 将 SMS 设为复位模式，即 100b；
- 7) 使能输入捕获。CC1E 和 CC2E 置位。

### 12.3.5 PWM 输出模式

PWM 输出模式是定时器的基本功能之一。PWM 输出模式最常见的是使用重装值确定 PWM 频率，使用捕获比较寄存器确定占空比的方法。将 OCxM 域中置 110b 或者 111b 使用 PWM 模式 1 或者模式 2，置 OCxPE 位使能预装载寄存器，最后置 ARPE 位使能预装载寄存器的自动重装。在发生一个更新事件时，预装载寄存器的值才能被送到影子寄存器，所以在核心计数器开始计数之前，需要置 UG 位来初始化所有寄存器。在 PWM 模式下，核心计数器和比较捕获寄存器一直在进行比较，根据 CMS 位，定时器能够输出边沿对齐或者中央对齐的 PWM 信号。

- 边沿对齐

使用边沿对齐时，核心计数器增计数或者减计数，在 PWM 模式 1 的情景下，在核心计数器的值大于比较捕获寄存器时，OCxREF 上升为高；当核心计数器的值小于比较捕获寄存器时（比如核心计数器增长到 R16\_TIM2\_ATRLR 的值而恢复成全 0 时），OCxREF 下降为低。


- 中央对齐

使用中央对齐模式时，核心计数器运行在增计数和减计数交替进行的模式下，OCxREF 在核心计数器和比较捕获寄存器的值一致时进行上升和下降的跳变。但比较标志在三种中央对齐模式下，置位的时机有所不同。在使用中央对齐模式时，最好在启动核心计数器之前产生一个软件更新标志（置 UG 位）。

### 12.3.6 单脉冲模式

单脉冲模式可以响应一个特定的事件，在一个延迟之后产生一个脉冲，延迟和脉冲的宽度可编程。置 OPM 位可以使核心计数器在产生下一个更新事件 UEV 时（计数器翻转到 0）停止。

图 12-4 事件产生和脉冲响应



如图 12-4 所示，需要在 TI2 输入引脚上检测到一个上升沿开始，延迟  $T_{delay}$  之后，在 OC1 上产生一个长度为  $T_{pulse}$  的正脉冲：

- 1) 设定 TI2 为触发。置 CC2S 域为 01b，把 TI2FP2 映射到 TI2；置 CC2P 位为 0b，TI2FP2 设为上升沿检测；置 TS 域为 110b，TI2FP2 设为触发源；置 SMS 域为 110b，TI2FP2 被用来启动计数器；
- 2)  $T_{delay}$  由比较捕获寄存器定义， $T_{pulse}$  由自动重装值寄存器的值和比较捕获寄存器的值确定。

### 12.3.7 编码器模式

编码器模式是定时器的一个典型应用，可以用来接入编码器的双相输出，核心计数器的计数方向和编码器的转轴方向同步，编码器每输出一个脉冲就会使核心计数器加一或减一。使用编码器的步骤为：将 SMS 域置为 001b（只在 TI2 边沿计数）、010b（只在 TI1 边沿计数）或者 011b（在 TI1 和 TI2 双边沿计数），将编码器接到比较捕获通道 1、2 的输入端，设一个重装值计数器的值，这个值可以设的大一点。在编码器模式时，定时器内部的比较捕获寄存器，预分频器，重复计数寄存器等都正常工作。下表表明了计数方向和编码器信号的关系。

表 12-1 定时器编码器模式的计数方向和编码器信号之间的关系

计数有效边沿	相对信号的电平	TI1FP1 信号边沿		TI2FP2 信号	
		上升沿	下降沿	上升沿	下降沿
仅在 TI1 边沿计数	高	向下计数	向上计数	不计数	
	低	向上计数	向下计数		
仅在 TI2 边沿计数	高	不计数		向上计数	向下计数
	低			向下计数	向上计数
在 TI1 和 TI2 双边沿计数	高	向下计数	向上计数	向上计数	向下计数
	低	向上计数	向下计数	向下计数	向上计数

### 12.3.8 定时器同步模式

定时器能够输出时钟脉冲 (TRG0)，也能接收其他定时器的输入 (ITRx)。不同的定时器的 ITRx 的来源（别的定时器的 TRG0）是不一样的。定时器内部触发连接如表 12-2 所示。

表 12-2 GTPM 内部触发连接


从定时器	ITR0 (TS=000)	ITR1 (TS=001)	ITR2 (TS=010)	ITR3 (TS=011)
TIM2	TIM1	-	-	-



TIM1	-	TIM2	-	-
------	---	------	---	---

### 12.3.9 互补输出和死区

TIM2 能够输出两个互补带死区的信号 (OCx 和 OCxN)，通过 DTx\_P 和 DTxN\_P 位独立进行极性控制，通过设置 DTx 位能够设置死区时间大小。



当互补输出时，通道 3 和通道 4 作为通道 1 和通道 2 互补输出通道。

### 12.3.10 调试模式

当系统进入调试模式时，根据 DBG 模块的设置可以控制定时器继续运转或者停止。

## 12.4 寄存器描述

表 12-3 TIM2 相关寄存器列表

名称	访问地址	描述	复位值
R16_TIM2_CTLR1	0x40000000	控制寄存器 1	0x0000
R16_TIM2_CTLR2	0x40000004	控制寄存器 2	0x0000
R16_TIM2_SMCFR	0x40000008	从模式控制寄存器	0x0000
R16_TIM2_DMAINTENR	0x4000000C	DMA/中断使能寄存器	0x0000
R16_TIM2_INTFR	0x40000010	中断状态寄存器	0x0000
R16_TIM2_SWEVGR	0x40000014	事件产生寄存器	0x0000
R16_TIM2_CHCTLR1	0x40000018	比较/捕获控制寄存器 1	0x0000
R16_TIM2_CHCTLR2	0x4000001C	比较/捕获控制寄存器 2	0x0000
R16_TIM2_CCER	0x40000020	比较/捕获使能寄存器	0x0000
R16_TIM2_CNT	0x40000024	通用定时器的计数器	0x0000
R16_TIM2_PSC	0x40000028	计数时钟预分频器	0x0000
R16_TIM2_ATRLR	0x4000002C	自动重装值寄存器	0xFFFF
R32_TIM2_CH1CVR	0x40000034	比较/捕获寄存器 1	0x00000000
R32_TIM2_CH2CVR	0x40000038	比较/捕获寄存器 2	0x00000000
R32_TIM2_CH3CVR	0x4000003C	比较/捕获寄存器 3	0x00000000
R32_TIM2_CH4CVR	0x40000040	比较/捕获寄存器 4	0x00000000
R16_TIM2_DTCR	0x40000044	死区功能配置寄存器	0x0000
R16_TIM2_DMACFGR	0x40000048	DMA 控制寄存器	0x0000
R16_TIM2_DMAADR	0x4000004C	连续模式的 DMA 地址寄存器	0x0000

### 12.4.1 控制寄存器 1 (TIM2\_GTLR1)

偏移地址: 0x00

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CAPLVL	CAPOV	Reserved	CKD[1:0]	ARPE	CMS[1:0]	DIR	OPM	URS	UDIS	CEN
位	名称	访问	描述							复位值
15	CAPLVL	RW	双沿捕获模式下，捕获电平指示使能。 0：关闭指示功能； 1：使能指示功能。 注：使能后，CHxCVR 的[16]指示捕获值对应的电平。							0
14	CAPOV	RW	捕获值模式配置。 0：捕获值为实际计数器的值； 1：当捕获前产生计数器溢出时，CHxCVR 值为 0xFFFF。							0
[13:10]	Reserved	RO	保留。							0
[9:8]	CKD[1:0]	RW	这 2 位定义在定时器时钟 (CK_INT) 频率、数字滤波器所用的采样时钟之间的分频比例。 00：Tdts=Tck_int； 01：Tdts= 2xTck_int； 10：Tdts= 4xTck_int； 11：保留。							0
7	ARPE	RW	自动重装预装使能位。 1：使能自动重装值寄存器 (ATRLR)； 0：禁止自动重装值寄存器 (ATRLR)。							0
[6:5]	CMS[1:0]	RW	中央对齐模式选择。 00：边沿对齐模式。计数器依据方向位 (DIR) 向上或向下计数； 01：中央对齐模式 1。计数器交替地向上和向下计数。配置为输出的通道(CHCTLRx 寄存器中 CCxS=00) 的输出比较中断标志位，只在计数器向下计数时被设置； 10：中央对齐模式 2。计数器交替地向上和向下计数。配置为输出的通道(CHCTLRx 寄存器中 CCxS=00) 的输出比较中断标志位，只在计数器向上计数时被设置； 11：中央对齐模式 3。计数器交替地向上和向下计数。配置为输出的通道(CHCTLRx 寄存器中 CCxS=00) 的输出比较中断标志位，在计数器向上和向下计数时均被设置。 注：在计数器使能时 (CEN=1)，不允许从边沿对齐模式转换到中央对齐模式。							0
4	DIR	RW	计数器方向。 1：计数器的计数模式为减计数； 0：计数器的计数模式为增计数。 注：当计数器配置为中央对齐模式或编码器模式时，该位无效。							0
3	OPM	RW	单脉冲模式。 1：在发生下一次更新事件 (清除 CEN 位) 时，计数							0

			器停止； 0：在发生下一次更新事件时，计数器不停止。	
2	URS	RW	更新请求源，软件通过该位选择 UEV 事件的源。 1：如果使能了更新中断或 DMA 请求，则只有计数器溢出/下溢才产生更新中断或 DMA 请求； 0：如果使能了更新中断或 DMA 请求，则下述任一事件产生更新中断或 DMA 请求： -计数器溢出/下溢 -设置 UG 位 -从模式控制器产生的更新。	0
1	UDIS	RW	禁止更新，软件通过该位允许/禁止 UEV 事件的产生。 1：禁止 UEV。不产生更新事件，各寄存器（ATRLR、PSC、CHCTLRx）保持它们的值。如果设置了 UG 位或从模式控制器发出了一个硬件复位，则计数器和预分频器被重新初始化。 0：允许 UEV。更新（UEV）事件由下述任一事件产生： -计数器溢出/下溢 -设置 UG 位 -从模式控制器产生的更新。 具有缓存的寄存器被装入它们的预装载值。	0
0	GEN	RW	使能计数器（Counter enable）。 1：使能计数器； 0：禁止计数器。 <i>注：在软件设置了 GEN 位后，外部时钟、门控模式和编码器模式才能工作。触发模式可以自动地通过硬件设置 GEN 位。</i>	0

## 12.4.2 控制寄存器 2 (TIM2\_CTLR2)

偏移地址：0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							TI1S	MMS[2:0]			CCDS	Reserved			

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
7	TI1S	RW	TI1 选择： 1：TIM2_CH1、TIM2_CH2 和 TIM2_CH3 引脚经异或后连到 TI1 输入； 0：TIM2_CH1 引脚直连到 TI1 输入。	0
[6:4]	MMS[2:0]	RW	主模式选择：这 3 位用于选择在主模式下送到从定时器的同步信息（TRGO）。可能的组合如下： 000：复位 - UG 位被用于作为触发输出（TRGO）。如果是触发输入产生的复位（从模式控制器处于复位模式），则 TRGO 上的信号相对实际的复位会有一个延迟；	0

			<p>001: 使能 - 计数器使能信号 CNT_EN 被用于作为触发输出 (TRGO)。有时需要在同一时间启动多个定时器或控制在一段时间内使能从定时器。计数器使能信号是通过 CEN 控制位和门控模式下的触发输入信号的逻辑或产生。当计数器使能信号受控于触发输入时, TRGO 上会有一个延迟, 除非选择了主/从模式 (见 TIM2_SMCFGR 寄存器中 MSM 位的描述);</p> <p>010: 更新事件被选为触发输入 (TRGO)。例如, 一个主定时器的时钟可以被用作一个从定时器的预分频器;</p> <p>011: 比较脉冲, 在发生一次捕获或一次比较成功时, 当要设置 CC1IF 标志时 (即使它已经为高), 触发输出送出一个正脉冲 (TRGO);</p> <p>100: OC1REF 信号被用于作为触发输出 (TRGO);</p> <p>101: OC2REF 信号被用于作为触发输出 (TRGO);</p> <p>110: OC3REF 信号被用于作为触发输出 (TRGO);</p> <p>111: OC4REF 信号被用于作为触发输出 (TRGO)。</p>	
3	CCDS	RW	<p>1: 当发生更新事件时, 送出 CHxCVR 的 DMA 请求;</p> <p>0: 当发生 CHxCVR 时, 产生 CHxCVR 的 DMA 请求。</p>	0
[2:0]	Reserved	RO	保留。	0

### 12.4.3 从模式控制寄存器 (TIM2\_SMCFGR)

偏移地址: 0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETP	ECE	ETPS[1:0]		ETF[3:0]			MSM	TS[2:0]		Reserved	SMS[2:0]				

位	名称	访问	描述	复位值
15	ETP	RO	<p>ETR 触发极性选择, 该位选择是直接输入 ETR 还是输入 ETR 的反相。</p> <p>1: 将 ETR 反相, 低电平或下降沿有效;</p> <p>0: ETR, 高电平或上升沿有效。</p>	0
14	ECE	RW	<p>外部时钟模式 2 启用选择。</p> <p>1: 使能外部时钟模式 2;</p> <p>0: 禁用外部时钟模式 2。</p> <p><i>注 1: 从模式可以与外部时钟模式 2 同时使用: 复位模式, 门控模式和触发模式; 但是, 这时 TRGI 不能连到 ETRF (TS 位不能是 111b)。</i></p> <p><i>注 2: 外部时钟模式 1 和外部时钟模式 2 同时被使能时, 外部时钟的输入是 ETRF。</i></p>	0
[13:12]	ETPS[1:0]	RW	<p>外部触发信号 (ETRP) 分频, 这个信号频率最大不能超过是 TIM2CLK 频率的 1/4, 可以通过这个域来降频。</p> <p>00: 关闭预分频;</p> <p>01: ETRP 频率除以 2;</p> <p>10: ETRP 频率除以 4;</p>	0

			11: ETRP 频率除以 8。	
[11:8]	ETF[3:0]	RW	<p>外部触发滤波，实际上，数字滤波器是一个事件计数器，它使用一定的采样的频率，记录到 N 个事件后会产生一个输出的跳变。</p> <p>0000: 无滤波器，以 Fdts 采样；</p> <p>0001: 采样频率 <math>F_{sampling}=F_{ck\_int}</math>, N=2;</p> <p>0010: 采样频率 <math>F_{sampling}=F_{ck\_int}</math>, N=4;</p> <p>0011: 采样频率 <math>F_{sampling}=F_{ck\_int}</math>, N=8;</p> <p>0100: 采样频率 <math>F_{sampling}=F_{dts}/2</math>, N=6;</p> <p>0101: 采样频率 <math>F_{sampling}=F_{dts}/2</math>, N=8;</p> <p>0110: 采样频率 <math>F_{sampling}=F_{dts}/4</math>, N=6;</p> <p>0111: 采样频率 <math>F_{sampling}=F_{dts}/4</math>, N=8;</p> <p>1000: 采样频率 <math>F_{sampling}=F_{dts}/8</math>, N=6;</p> <p>1001: 采样频率 <math>F_{sampling}=F_{dts}/8</math>, N=8;</p> <p>1010: 采样频率 <math>F_{sampling}=F_{dts}/16</math>, N=5;</p> <p>1011: 采样频率 <math>F_{sampling}=F_{dts}/16</math>, N=6;</p> <p>1100: 采样频率 <math>F_{sampling}=F_{dts}/16</math>, N=8;</p> <p>1101: 采样频率 <math>F_{sampling}=F_{dts}/32</math>, N=5;</p> <p>1110: 采样频率 <math>F_{sampling}=F_{dts}/32</math>, N=6;</p> <p>1111: 采样频率 <math>F_{sampling}=F_{dts}/32</math>, N=8。</p>	0
7	MSM	RW	<p>主/从模式选择。</p> <p>1: 触发输入 (TRGI) 上的事件被延迟了，以允许在当前定时器 (通过 TRGO) 与它的从定时器间的完美同步。这对要求把几个定时器同步到一个单一的外部事件时是非常有用的；</p> <p>0: 不发挥作用。</p>	0
[6:4]	TS[2:0]	RW	<p>触发选择域，这 3 位选择用于同步计数器的触发输入源。</p> <p>000: 内部触发 0 (ITR0)；</p> <p>001: 内部触发 1 (ITR1)；</p> <p>010: 内部触发 2 (ITR2)；</p> <p>011: 内部触发 3 (ITR3)；</p> <p>100: TI1 的边沿检测器 (TI1F_ED)；</p> <p>101: 滤波后的定时器输入 1 (TI1FP1)；</p> <p>110: 滤波后的定时器输入 2 (TI2FP2)；</p> <p>111: 外部触发输入 (ETRF)；</p> <p>以上只有在 SMS 为 0 时改变。</p>	0
3	Reserved	RO	保留。	0
[2:0]	SMS[2:0]	RW	<p>输入模式选择域。选择核心计数器的时钟和触发模式。</p> <p>000: 由内部时钟 CK_INT 驱动；</p> <p>001: 编码器模式 1，根据 TI1FP1 的电平，核心计数器在 TI2FP2 的边沿增减计数；</p> <p>010: 编码器模式 2，根据 TI2FP2 的电平，核心计数器在 TI1FP1 的边沿增减计数；</p> <p>011: 编码器模式 3，根据另一个信号的输入电平，</p>	0

			核心计数器在 T11FP1 和 T12FP2 的边沿增减计数； 100: 复位模式，触发输入 (TRGI) 的上升沿将初始化计数器，并且产生一个更新寄存器的信号； 101: 门控模式，当触发输入 (TRGI) 为高时，计数器的时钟开启；在触发输入变为低，计数器停止，计数器的启停都是受控的； 110: 触发模式，计数器在触发输入 TRGI 的上升沿启动，只有计数器的启动是受控的； 111: 外部时钟模式 1，选中的触发输入 (TRGI) 的上升沿驱动计数器。	
--	--	--	--	--

#### 12.4.4 DMA/中断使能寄存器 (TIM2\_DMAINTENR)

偏移地址: 0x0C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	TDE	Reserved	CC4DE	CC3DE	CC2DE	CC1DE	UDE	Reserved	TIE	Reserved	CC4IE	CC3IE	CC2IE	CC1IE	UIE

位	名称	访问	描述	复位值
15	Reserved	RO	保留。	0
14	TDE	RW	触发 DMA 请求使能位。 1: 允许触发 DMA 请求； 0: 禁止触发 DMA 请求。	0
13	Reserved	RO	保留。	0
12	CC4DE	RW	比较捕获通道 4 的 DMA 请求使能位。 1: 允许比较捕获通道 4 的 DMA 请求； 0: 禁止比较捕获通道 4 的 DMA 请求。	0
11	CC3DE	RW	比较捕获通道 3 的 DMA 请求使能位。 1: 允许比较捕获通道 3 的 DMA 请求； 0: 禁止比较捕获通道 3 的 DMA 请求。	0
10	CC2DE	RW	比较捕获通道 2 的 DMA 请求使能位。 1: 允许比较捕获通道 2 的 DMA 请求； 0: 禁止比较捕获通道 2 的 DMA 请求。	0
9	CC1DE	RW	比较捕获通道 1 的 DMA 请求使能位。 1: 允许比较捕获通道 1 的 DMA 请求； 0: 禁止比较捕获通道 1 的 DMA 请求。	0
8	UDE	RW	更新的 DMA 请求使能位。 1: 允许更新的 DMA 请求； 0: 禁止更新的 DMA 请求。	0
7	Reserved	RO	保留。	0
6	TIE	RW	触发中断使能位。 1: 使能触发中断； 0: 禁止触发中断。	0
5	Reserved	RO	保留。	0
4	CC4IE	RW	比较捕获通道 4 中断使能位。 1: 允许比较捕获通道 4 中断；	0

			0: 禁止比较捕获通道 4 中断。	
3	CC3IE	RW	比较捕获通道 3 中断使能位。 1: 允许比较捕获通道 3 中断; 0: 禁止比较捕获通道 3 中断。	0
2	CC2IE	RW	比较捕获通道 2 中断使能位。 1: 允许比较捕获通道 2 中断; 0: 禁止比较捕获通道 2 中断。	0
1	CC1IE	RW	比较捕获通道 1 中断使能位。 1: 允许比较捕获通道 1 中断; 0: 禁止比较捕获通道 1 中断。	0
0	UIE	RW	更新中断使能位。 1: 允许更新中断; 0: 禁止更新中断。	0

### 12.4.5 中断状态寄存器 (TIM2\_INTFR)

偏移地址: 0x10

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	CC40F	CC30F	CC20F	CC10F	Reserved	TIF	Reserved	CC41F	CC31F	CC21F	CC11F	UIF
----------	-------	-------	-------	-------	----------	-----	----------	-------	-------	-------	-------	-----

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0
12	CC40F	RWO	比较捕获通道 4 重复捕获标志位。	0
11	CC30F	RWO	比较捕获通道 3 重复捕获标志位。	0
10	CC20F	RWO	比较捕获通道 2 重复捕获标志位。	0
9	CC10F	RWO	比较捕获通道 1 重复捕获标志位, 仅用于比较捕获通道被配置为输入捕获模式时。该标记由硬件置位, 软件写 0 可清除此位。 1: 计数器的值被捕获到捕获比较寄存器时, CC11F 的状态已经被置位; 0: 无重复捕获产生。	0
[8:7]	Reserved	RO	保留。	0
6	TIF	RWO	触发器中断标志位, 当发生触发事件时由硬件对该位置位, 由软件清零。触发事件包括从除门控模式外的其它模式时, 在 TRGI 输入端检测到有效边沿, 或门控模式下的任一边沿。 1: 触发器事件产生; 0: 无触发器事件产生。	0
5	Reserved	RO	保留。	0
4	CC41F	RWO	比较捕获通道 4 中断标志位。	0
3	CC31F	RWO	比较捕获通道 3 中断标志位。	0
2	CC21F	RWO	比较捕获通道 2 中断标志位。	0
1	CC11F	RWO	比较捕获通道 1 中断标志位。 如果比较捕获通道配置为输出模式, 当计数器值与比较值匹配时该位由硬件置位, 但在中心对称模式	0

			<p>下除外。该位由软件清零。</p> <p>1: 核心计数器的值与比较捕获寄存器 1 的值匹配； 0: 无匹配发生。</p> <p>如果比较捕获通道 1 配置为输入模式，当捕获事件发生时该位由硬件置位，它由软件清零或通过读比较捕获寄存器清零。</p> <p>1: 计数器值已被捕获比较捕获寄存器 1； 0: 无输入捕获产生。</p>	
0	UIF	RWO	<p>更新中断标志位，当产生更新事件时该位由硬件置位，由软件清零。</p> <p>1: 更新中断产生； 0: 无更新事件产生。</p> <p>以下情形会产生更新事件： 若 UDIS=0，当重复计数器数值上溢或下溢时； 若 URS=0、UDIS=0，当置 UG 位时，或当通过软件对计数器核心计数器重新初始化时； 若 URS=0、UDIS=0，当计数器 CNT 被触发事件重新初始化时。</p>	0

#### 12.4.6 事件产生寄存器 (TIM2\_SWEVGR)

偏移地址：0x14

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved									TG	Reserved	CC4G	CC3G	CC2G	CC1G	UG

位	名称	访问	描述	复位值
[15:7]	Reserved	RO	保留。	0
6	TG	WO	<p>触发事件产生位，该位由软件置位，硬件清零，用于产生一个触发事件。</p> <p>1: 产生一个触发事件，TIF 被置位，若使能对应的中断和 DMA，则产生相应的中断和 DMA； 0: 无动作。</p>	0
5	Reserved	RO	保留。	0
4	CC4G	WO	比较捕获事件产生位 4。产生比较捕获事件 4。	0
3	CC3G	WO	比较捕获事件产生位 3。产生比较捕获事件 3。	0
2	CC2G	WO	比较捕获事件产生位 2。产生比较捕获事件 2。	0
1	CC1G	WO	<p>比较捕获事件产生位 1，产生比较捕获事件 1。该位由软件置位，由硬件清零。用于产生一个比较捕获事件。</p> <p>1: 在比较捕获通道 1 上产生一个比较捕获事件： 若比较捕获通道 1 配置为输出：置 CC1IF 位。若使能对应的中断和 DMA，则产生相应的中断和 DMA； 若比较捕获通道 1 配置为输入：当前核心计数器的值被捕获至比较捕获寄存器 1；置 CC1IF 位，若使能了对应的中断和 DMA，则产生相应的中断和 DMA。 若 CC1IF 已经置位，则置 CC10F 位。</p>	0



			0: 无动作。	
0	UG	WO	更新事件产生位, 产生更新事件。该位由软件置位, 由硬件自动清零。 1: 初始化计数器, 并产生一个更新事件; 0: 无动作。 注: 预分频器的计数器也被清零, 但是预分频系数不变。若在中心对称模式下或增计数模式下则核心计数器被清零; 若减计数模式下则核心计数器取重装值寄存器的值。	0

#### 12.4.7 比较/捕获控制寄存器 1 (TIM2\_CHCTLR1)

偏移地址: 0x18

通道可用于输入 (捕获模式) 或输出 (比较模式), 通道的方向由相应的 CCxS 位定义。该寄存器其它位的作用在输入和输出模式下不同。OCxx 描述了通道在输出模式下的功能, ICxx 描述了通道在输入模式下的功能。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC2CE	OC2M[2:0]		OC2PE	OC2FE	CC2S[1:0]	OC1CE	OC1M[2:0]		OC1PE	OC1FE	CC1S[1:0]				
IC2F[3:0]			IC2PSC[1:0]			IC1F[3:0]			IC1PSC[1:0]						

比较模式 (引脚方向为输出):

位	名称	访问	描述	复位值
15	OC2CE	RW	比较捕获通道 2 清零使能位。 1: 一旦检测到 ETRF 输入高电平, 清除 OC2REF 位零; 0: OC2REF 不受 ETRF 输入的影响。	0
[14:12]	OC2M[2:0]	RW	比较捕获通道 2 模式设置域。 该 3 位定义了输出参考信号 OC2REF 的动作, 而 OC2REF 决定了 OC2、OC2N 的值。OC2REF 是高电平有效, 而 OC2 和 OC2N 的有效电平取决于 CC2P、CC2NP 位。 000: 冻结。比较捕获寄存器的值与核心计数器间的比较值对 OC2REF 不起作用; 001: 强制设为有效电平。当核心计数器与比较捕获寄存器 1 的值相同时, 强制 OC2REF 为高; 010: 强制设为无效电平。当核心计数器的值与比较捕获寄存器 1 相同时, 强制 OC2REF 为低; 011: 翻转。当核心计数器与比较捕获寄存器 1 的值相同时, 翻转 OC1REF 的电平; 100: 强制为无效电平。强制 OC2REF 为低; 101: 强制为有效电平。强制 OC2REF 为高; 110: PWM 模式 1: 在向上计数时, 一旦核心计数器大于比较捕获寄存器的值时通道 2 为无效电平, 否则为有效电平; 在向下计数时, 一旦核心计数器大于比较捕获寄存器的值时通道 2 为有效电平, 否则	0

			<p>为无效电平；</p> <p>111: PWM 模式 2: 在向上计数时, 一旦核心计数器大于比较捕获寄存器的值时, 通道 2 为有效电平, 否则为无效电平; 在向下计数时, 一旦核心计数器大于比较捕获寄存器的值时, 通道 2 为无效电平, 否则为有效电平 (OC2REF=1)。</p> <p>注: 一旦 LOCK 级别设为 3 并且 CC2S=00b 则该位不能被修改。在 PWM 模式 1 或 PWM 模式 2 中, 只有当比较结果改变了或在输出比较模式中从冻结模式切换到 PWM 模式时, OC2REF 电平才改变。</p>	
11	OC2PE	RW	<p>比较捕获寄存器 2 预装载使能位。</p> <p>1: 开启比较捕获寄存器 2 的预装载功能, 读写操作仅对预装载寄存器操作, 比较捕获寄存器 2 的预装载值在更新事件到来时被加载至当前影子寄存器中;</p> <p>0: 禁止比较捕获寄存器 2 的预装载功能, 可随时写入比较捕获寄存器 2, 并且新写入的数值立即起作用。</p> <p>注: 一旦 LOCK 级别设为 3 并且 CC2S=00, 则该位不能被修改。仅仅在单脉冲模式下 (OPM=1) 可以在未确认预装载寄存器情况下使用 PWM 模式, 否则其动作不确定。</p>	0
10	OC2FE	RW	<p>比较捕获通道 2 快速使能位, 该位用于加快比较捕获通道输出对触发输入事件的响应。</p> <p>1: 输入到触发器的有效沿的作用就像发生了一次比较匹配。因此, OC 被设置为比较电平而与比较结果无关。采样触发器的有效沿和比较捕获通道 2 输出间的延时被缩短为 3 个时钟周期;</p> <p>0: 根据计数器与比较捕获寄存器 1 的值, 比较捕获通道 2 正常操作, 即使触发器是打开的。当触发器的输入有一个有效沿时, 激活比较捕获通道 2 输出的最小延时为 5 个时钟周期。</p> <p>注: OC2FE 只在通道被配置成 PWM1 或 PWM2 模式时起作用。</p>	0
[9:8]	CC2S[1:0]	RW	<p>比较捕获通道 2 输入选择域。</p> <p>00: 比较捕获通道 2 被配置为输出;</p> <p>01: 比较捕获通道 2 被配置为输入, IC2 映射在 T12 上;</p> <p>10: 比较捕获通道 2 被配置为输入, IC2 映射在 T11 上;</p> <p>11: 比较捕获通道 2 被配置为输入, IC2 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时 (由 TS 位选择)。</p> <p>注: 比较捕获通道 2 仅在通道关闭时 (CC2E 为零时) 才是可写的。</p>	0
7	OC1CE	RW	比较捕获通道 1 清零使能位。	0

[6:4]	OC1M[2:0]	RW	比较捕获通道 1 模式设置域。	0
3	OC1PE	RW	比较捕获寄存器 1 预装载使能位。	0
2	OC1FE	RW	比较捕获通道 1 快速使能位。	0
[1:0]	CC1S[1:0]	RW	比较捕获通道 1 输入选择域。	0

捕获模式（引脚方向为输入）：

位	名称	访问	描述	复位值
[15:12]	IC2F[3:0]	RW	<p>输入捕获滤波器 2 配置域，这几位设置了 TI1 输入的采样频率及数字滤波器长度。数字滤波器由一个事件计数器组成，它记录到 N 个事件后会产生一个输出的跳变。</p> <p>0000：无滤波器，以 fDTS 采样；            1000：采样频率 <math>F_{\text{sampling}}=F_{\text{dts}}/8</math>，N=6；            0001：采样频率 <math>F_{\text{sampling}}=F_{\text{ck\_int}}</math>，N=2；            1001：采样频率 <math>F_{\text{sampling}}=F_{\text{dts}}/8</math>，N=8；            0010：采样频率 <math>F_{\text{sampling}}=F_{\text{ck\_int}}</math>，N=4；            1010：采样频率 <math>F_{\text{sampling}}=F_{\text{dts}}/16</math>，N=5；            0011：采样频率 <math>F_{\text{sampling}}=f=F_{\text{ck\_int}}</math>，N=8；            1011：采样频率 <math>F_{\text{sampling}}=F_{\text{dts}}/16</math>，N=6；            0100：采样频率 <math>F_{\text{sampling}}=F_{\text{dts}}/2</math>，N=6；            1100：采样频率 <math>F_{\text{sampling}}=F_{\text{dts}}/16</math>，N=8；            0101：采样频率 <math>F_{\text{sampling}}=F_{\text{dts}}/2</math>，N=8；            1101：采样频率 <math>F_{\text{sampling}}=F_{\text{dts}}/32</math>，N=5；            0110：采样频率 <math>F_{\text{sampling}}=F_{\text{dts}}/4</math>，N=6；            1110：采样频率 <math>F_{\text{sampling}}=F_{\text{dts}}/32</math>，N=6；            0111：采样频率 <math>F_{\text{sampling}}=F_{\text{dts}}/4</math>，N=8；            1111：采样频率 <math>F_{\text{sampling}}=F_{\text{dts}}/32</math>，N=8。</p>	0
[11:10]	IC2PSC[1:0]	RW	<p>比较捕获通道 2 预分频配置域，这 2 位定义了比较捕获通道 2 的预分频系数。一旦 CC1E=0，则预分频器复位。</p> <p>00：无预分频器，捕获输入口上检测到的每一个边沿都触发一次捕获；            01：每 2 个事件触发一次捕获；            10：每 4 个事件触发一次捕获；            11：每 8 个事件触发一次捕获。</p>	0
[9:8]	CC2S[1:0]	RW	<p>比较捕获通道 2 输入选择域，这 2 位定义通道的方向（输入/输出），及输入脚的选择。</p> <p>00：比较捕获通道 1 通道被配置为输出；            01：比较捕获通道 1 通道被配置为输入，IC1 映射在 TI1 上；            10：比较捕获通道 1 通道被配置为输入，IC1 映射在 TI2 上；            11：比较捕获通道 1 通道被配置为输入，IC1 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时（由 TS 位选择）。</p> <p>注：CC1S 仅在通道关闭时（CC1E 为 0）才是可写的。</p>	0

[7:4]	IC1F[3:0]	RW	输入捕获滤波器 1 配置域。	0
[3:2]	IC1PSC[1:0]	RW	比较捕获通道 1 预分频配置域。	0
[1:0]	CC1S[1:0]	RW	比较捕获通道 1 输入选择域。	0

#### 12.4.8 比较/捕获控制寄存器 2 (TIM2\_CHCTLR2)

偏移地址：0x1C

通道可用于输入（捕获模式）或输出（比较模式），通道的方向由相应的 CCxS 位定义。该寄存器其它位的作用在输入和输出模式下不同。OCxx 描述了通道在输出模式下的功能，ICxx 描述了通道在输入模式下的功能。

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC4CE	OC4M[2:0]		OC4PE	OC4FE	CC4S[1:0]	OC3CE	OC3M[2:0]		OC3PE	OC3FE	CC3S[1:0]				
IC4F[3:0]			IC4PSC[1:0]			IC3F[3:0]			IC3PSC[1:0]						

比较模式（引脚方向为输出）：

位	名称	访问	描述	复位值
15	OC4CE	RW	比较捕获通道 4 清零使能位。	0
[14:12]	OC4M[2:0]	RW	比较捕获通道 4 模式设置域。	0
11	OC4PE	RW	比较捕获寄存器 4 预装载使能位。	0
10	OC4FE	RW	比较捕获通道 4 快速使能位。	0
[9:8]	CC4S[1:0]	RW	比较捕获通道 4 输入选择域。	0
7	OC3CE	RW	比较捕获通道 3 清零使能位。	0
[6:4]	OC3M[2:0]	RW	比较捕获通道 3 模式设置域。	0
3	OC3PE	RW	比较捕获寄存器 3 预装载使能位。	0
2	OC3FE	RW	比较捕获通道 3 快速使能位。	0
[1:0]	CC3S[1:0]	RW	比较捕获通道 3 输入选择域。	0

捕获模式（引脚方向为输入）：

位	名称	访问	描述	复位值
[15:12]	IC4F[3:0]	RW	输入捕获滤波器 4 配置域。	0
[11:10]	IC4PSC[1:0]	RW	比较捕获通道 4 预分频配置域。	0
[9:8]	CC4S[1:0]	RW	比较捕获通道 4 输入选择域。	0
[7:4]	IC3F[3:0]	RW	输入捕获滤波器 3 配置域。	0
[3:2]	IC3PSC[1:0]	RW	比较捕获通道 3 预分频配置域。	0
[1:0]	CC3S[1:0]	RW	比较捕获通道 3 输入选择域。	0

#### 12.4.9 比较/捕获使能寄存器 (TIM2\_CCER)

偏移地址：0x20

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	CC4P	CC4E	Reserved	CC3P	CC3E	Reserved	CC2P	CC2E	Reserved	CC1P	CC1E				

位	名称	访问	描述	复位值
[15:14]	Reserved	RO	保留。	0

13	CC4P	RW	比较捕获通道 4 输出极性设置位。	0
12	CC4E	RW	比较捕获通道 4 输出使能位。	0
[11:10]	Reserved	RO	保留。	0
9	CC3P	RW	比较捕获通道 3 输出极性设置位。	0
8	CC3E	RW	比较捕获通道 3 输出使能位。	0
[7:6]	Reserved	RO	保留。	0
5	CC2P	RW	比较捕获通道 2 输出极性设置位。	0
4	CC2E	RW	比较捕获通道 2 输出使能位。	0
[3:2]	Reserved	RO	保留。	0
1	CC1P	RW	比较捕获通道 1 输出极性设置位。 CC1 通道配置为输出： 1: OC1 低电平有效； 0: OC1 高电平有效。 CC1 通道配置为输入： 该位选择是 IC1 还是 IC1 的反相信号作为触发或捕获信号。 1: 反相：捕获发生在 IC1 的下降沿；当用作外部触发器时，IC1 反相； 0: 不反相：捕获发生在 IC1 的上升沿；当用作外部触发器时，IC1 不反相。	0
0	CC1E	RW	比较捕获通道 1 输出使能位。 CC1 通道配置为输出： 1: 开启：OC1 信号输出到对应的输出引脚； 0: 关闭：OC1 禁止输出。 CC1 通道配置为输入： 该位决定了计数器的值是否能捕获入 TIM2_CH1CVR 寄存器。 1: 捕获使能； 0: 捕获禁止。	0

#### 12.4.10 通用定时器的计数器 (TIM2\_CNT)

偏移地址：0x24

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CNT[15:0]

位	名称	访问	描述	复位值
[15:0]	CNT[15:0]	RW	定时器的计数器的实时值。	0

#### 12.4.11 计数时钟预分频器 (TIM2\_PSC)

偏移地址：0x28

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

PSC[15:0]

位	名称	访问	描述	复位值
[15:0]	PSC[15:0]	RW	定时器的预分频器的分频系数；计数器的时钟频率等于分频器的输入频率/（PSC+1）。	0

#### 12.4.12 自动重装值寄存器（TIM2\_ATRLR）

偏移地址：0x2C

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ATRLR[15:0]															
-------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	名称	访问	描述	复位值
[15:0]	ATRLR[15:0]	RW	ATRLR[15:0]的值将会被装入计数器，ATRLR何时动作和更新请阅读 12.2.4 节；ATRLR 为空时，计数器停止。	0xFFFF

#### 12.4.13 比较/捕获寄存器 1（TIM2\_CH1CVR）

偏移地址：0x34

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															LEVEL1
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--------

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CH1CVR[15:0]															
--------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LEVEL1	RO	捕获值对应的电平指示 bit。	0
[15:0]	CH1CVR[15:0]	RW	比较捕获寄存器通道 1 的值。	0

#### 12.4.14 比较/捕获寄存器 2（TIM2\_CH2CVR）

偏移地址：0x38

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Reserved															LEVEL2
----------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--------


15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CH2CVR[15:0]															
--------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LEVEL2	RO	捕获值对应的电平指示 bit。	0
[15:0]	CH2CVR[15:0]	RW	比较捕获寄存器通道 2 的值。	0

#### 12.4.15 比较/捕获寄存器 3（TIM2\_CH3CVR）


偏移地址：0x3C



位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LEVEL3	RO	捕获值对应的电平指示 bit。	0
[15:0]	CH3CVR[15:0]	RW	比较捕获寄存器通道 3 的值。	0

#### 12.4.16 比较/捕获寄存器 4 (TIM2\_CH4CVR)


偏移地址: 0x40



位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	LEVEL4	RO	捕获值对应的电平指示 bit。	0
[15:0]	CH4CVR[15:0]	RW	比较捕获寄存器通道 4 的值。	0

#### 12.4.17 死区功能配置寄存器 (TIM2\_DTCR)

偏移地址: 0x44



位	名称	访问	描述	复位值
[15:12]	DT2	RW	通道 2 死区时间设置: T 为 TIM2 模块时钟。 0000: 死区时间为 1*T; 0001: 死区时间为 2*T; ... 1110: 死区时间为 15*T; 1111: 死区时间为 16*T。 注: 死区宽度须小于有效电平宽度。	0
[11:8]	DT1	RW	通道 1 死区时间设置: T 为 TIM2 模块时钟。 0000: 死区时间为 1*T; 0001: 死区时间为 2*T; ...	0

			1110: 死区时间为 15*T; 1111: 死区时间为 16*T。 注: 死区宽度须小于有效电平宽度。	
[7:6]	Reserved	RO	保留。	0
5	DT2N_P	RW	互补输出功能-通道 2 互补通道输出极性设置位: 1: 低电平有效; 0: 高电平有效。	0
4	DT2_P	RW	互补输出功能-通道 2 输出极性设置位: 1: 低电平有效; 0: 高电平有效;。	0
3	DT1N_P	RW	互补输出功能-通道 1 互补通道输出极性设置位: 1: 低电平有效; 0: 高电平有效。	0
2	DT1_P	RW	互补输出功能-通道 1 输出极性设置位: 1: 低电平有效; 0: 高电平有效。	0
1	OC2N_EN	RW	互补输出功能-通道 2 和互补通道输出使能位(通道 4 为通道 2 的互补通道): 1: 通道 2 的死区功能使能, 互补通道复用通道 4; 0: 通道 2 的死区功能关闭。	0
0	OC1N_EN	RW	互补输出功能-通道 1 和互补通道输出使能位(通道 3 为通道 1 的互补通道): 1: 通道 1 的死区功能使能, 互补通道复用通道 3; 0: 通道 1 的死区功能关闭。	0

#### 12.4.18 DMA 控制寄存器 (TIM2\_DMACFGR)

偏移地址: 0x48

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	DBL[4:0]	Reserved	DBA[4:0]
----------	----------	----------	----------

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0
[12:8]	DBL[4:0]	RW	DMA 连续传送的长度, 实际值为此域的值+1。	0
[7:5]	Reserved	RO	保留。	0
[4:0]	DBA[4:0]	RW	这些位定义了 DMA 在连续模式下从控制寄存器 1 所在地址的偏移量。	0

#### 12.4.19 连续模式的 DMA 地址寄存器 (TIM2\_DMAADR)

偏移地址: 0x4C



15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

DMAADR[15:0]

位	名称	访问	描述	复位值
[15:0]	DMAADR[15:0]	RW	连续模式下，DMA 的地址。	0

## 第 13 章 精简定时器 (SLTM)

本章模块描述只适用于 CH32V006、CH32V007 和 CH32M007 产品。

精简定时器 (Streamlined Timer) 模块包含一个 16 位可自动重载的定时器 TIM3，用于产生特定频率的脉冲 (非输出) 配合 TIM1 以及 ADC 模块等使用。


### 13.1 主要特征

精简定时器的主要特征包括：

- 16 位自动重载计数器，支持增计数模式，减计数模式和增减计数模式
- 支持四路独立的比较通道，只支持输出比较。
- 支持与 TIM1 的级联同步。
- 支持使用 DMA。

### 13.2 原理和结构

图 13-1 精简定时器的结构框图



#### 13.2.1 概述

如图 13-1 所示，精简定时器的结构大致可以分为三部分，即输入时钟部分，核心计数器部分和比较通道部分。

精简定时器的时钟可以来自于 HB 总线时钟 (CK\_INT)，可以来自于其他具有时钟输出功能的定时器 (ITR1)。这些输入的时钟信号经过设定的滤波操作后成为 CK\_PSC 时钟，输出给核心计数器部分。


精简定时器的核心是一个 16 位计数器 (CNT)。CK\_PSC 不分频直接输给 CNT，CNT 支持增计数模式、减计数模式和增减计数模式，并有一个自动重载值寄存器 (ATRLR) 在每个计数周期结束后为 CNT 重载初始化值。

精简定时器拥有四组比较通道，每组比较通道都拥有一组比较寄存器 (CHxCVR)，通道 1 和 2 支持与主计数器 (CNT) 进行比较而输出脉冲，即只支持输出模式；通道 3 和通道 4 支持主计数器 (CNT) 进行比较而产生 DMA 请求。

### 13.2.2 时钟输入

本节论述 CK\_PSC 的来源。此处截取精简定时器的整体结构框图的时钟源部分。

图 13-2 精简定时器 CK\_PSC 来源框图



可选的输入时钟可以分为 2 类：

- 1) 内部 HB 时钟输入路线：CK\_INT；
- 2) 来自内部其他定时器的输入：ITRx。

通过决定 CK\_PSC 来源的 SMS 的输入脉冲选择可以将实际的操作分为两类：

- 1) 选择内部时钟源 (CK\_INT)；
- 2) 外部时钟源模式 1；

上文提到的 2 种时钟源来源都可通过这 2 种操作选定。

#### 13.2.2.1 内部时钟源 (CK\_INT)

如果将 SMS 域保持为 000b 时启动精简定时器，那么就是选定内部时钟源 (CK\_INT) 为时钟。此时 CK\_INT 就是 CK\_PSC。

#### 13.2.2.2 外部时钟源模式 1

如果将 SMS 域设置为 111b 时，就会启用外部时钟源模式 1。启用外部时钟源 1 时，TRGI 被选定为 CK\_PSC 的来源为内部触发 ITR1。


### 13.2.3 计数器和周边

CK\_PSC 不分频直接为 CK\_INT。精简定时器无计数时钟预分频功能。

### 13.2.4 比较通道

比较通道是定时器实现复杂功能的核心，它的核心是比较寄存器，辅以输出的比较器组成。比较通道的结构框图如图 13-3 所示。

图 13-3 比较通道的结构框图



比较寄存器由一个预装载寄存器和一个影子寄存器组成，读写过程仅操作预装载寄存器。在比较时，预装载寄存器的内容被复制到影子寄存器中，然后影子寄存器的内容与核心计数器（CNT）进行比较。

### 13.3 功能和实现

精简定时器复杂功能的实现都是对定时器的比较通道、时钟输入电路和计数器及周边组件进行操作实现的。定时器的时钟输入可以来自于包括内部时钟源和其他定时器的触发输入的两个时钟源。对比较寄存通道和时钟源选择的操作直接决定其功能。比较通道是单向的，只工作在输出模式。

#### 13.3.1 比较输出模式

比较输出模式是定时器的基本功能之一。比较输出模式的原理是在核心计数器（CNT）的值与比较寄存器的值一致时，通道 1, 2 输出特定的波形。通道 3, 4 在产生比较一致事件时，如果预先设置了 CCxDE 位，则会产生一个 DMA 请求。

配置为比较输出模式的步骤为下：

- 1) 配置核心计数器（CNT）的时钟源和自动重装值；
- 2) 设置好需要对比的计数值到比较寄存器（R16\_TIMx\_CHxCVR）中；
- 3) 保持 OCxPE 为 0，禁用比较寄存器的预装载寄存器；
- 4) 置 GEN 位启动定时器。

#### 13.3.2 PWM 输出模式

PWM 输出模式是定时器的基本功能之一。PWM 输出模式最常见的是使用重装值确定 PWM 频率，使用比较寄存器确定占空比的方法。置 OCxPE 位使能预装载寄存器，最后置 ARPE 位使能预装载寄存器的自动重装。在发生一个更新事件时，预装载寄存器的值才能被送到影子寄存器。在 PWM 模式下，核心计数器和比较寄存器一直在进行比较，根据 CMS 位，定时器能够输出边沿对齐或者中央对齐的 PWM 信号。

##### 1) 边沿对齐

使用边沿对齐时，核心计数器增计数或者减计数，在核心计数器的值大于比较寄存器时，OCxREF 上升为高；当核心计数器的值小于比较寄存器时，OCxREF 下降为低。

##### 2) 中央对齐

使用中央对齐模式时，核心计数器运行在增计数和减计数交替进行的模式下，OCxREF 在核心计数器和比较寄存器的值一致时进行上升和下降的跳变。但比较标志在三种中央对齐模式下，置位的时机

有所不同。

### 13.3.3 定时器同步模式

定时器只能接收定时器 1 的输入 (ITRx)。定时器内部触发连接如表 13-1 所示。

表 13-1 GTPM 内部触发连接

从定时器	ITR0 (TS=000)	ITR1 (TS=001)	ITR2 (TS=010)	ITR3 (TS=011)
TIM3	TIM1	-	-	-

### 13.3.4 调试模式

当系统进入调试模式时，根据 DBG 模块的设置可以控制定时器继续运转或者停止。

## 13.4 寄存器描述

表 13-2 TIM3 相关寄存器列表

名称	偏移地址	描述	复位值
R16_TIM3_CTLR	0x40000800	控制寄存器	0x0000
R16_TIM3_DMAINTENR	0x40000804	DMA 使能寄存器	0x0000
R16_TIM3_CNT	0x40000808	定时器计数器	0x0000
R16_TIM3_ATRLR	0x4000080C	自动重装值寄存器	0xFFFF
R16_TIM3_CH1CVR	0x40000810	比较寄存器 1	0x0000
R16_TIM3_CH2CVR	0x40000814	比较寄存器 2	0x0000
R16_TIM3_CH3CVR	0x40000818	比较寄存器 3	0x0000
R16_TIM3_CH4CVR	0x4000081C	比较寄存器 4	0x0000

#### 13.4.1 控制寄存器 (TIM3\_CTLR)

偏移地址: 0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				SMS		ARPE	CMS[1:0]	DIR	Reserved		UDIS	CEN			

位	名称	访问	描述	复位值
[15:11]	Reserved	RO	保留。	0
[10:8]	SMS	RW	000: 由内部时钟 CK_INT 驱动; 001: 保留; 010: 保留; 011: 保留; 100: 复位模式, 触发输入 (TRGI) 的上升沿将初始化计数器, 并且产生一个更新寄存器的信号; 101: 门控模式, 当触发输入 (TRGI) 为高时, 计数器的时钟开启; 在触发输入变为低, 计数器停止, 计数器的启停都是受控的; 110: 触发模式, 计数器在触发输入 TRGI 的上升沿启动, 只有计数器的启动是受控的; 111: 外部时钟模式 1, 选中的触发输入 (TRGI) 的	0

			上升沿驱动计数器。	
7	ARPE	RW	自动重装预装使能位。 1: 使能自动重装值寄存器 (ATRLR); 0: 禁止自动重装值寄存器 (ATRLR)。	0
[6:5]	CMS[1:0]	RW	计数模式选择: 00: 边沿对齐模式。计数器依据方向位 (DIR) 向上或向下计数; 01: 中央对齐模式 1。计数器交替地向上和向下计数。通道的输出比较 DMA 标志位, 只在计数器向下计数时被设置; 10: 中央对齐模式 2。计数器交替地向上和向下计数。通道的输出比较 DMA 标志位, 只在计数器向上计数时被设置; 11: 中央对齐模式 3。计数器交替地向上和向下计数。通道的输出比较 DMA 标志位, 在计数器向上和向下计数时均被设置。 注: 在计数器使能时 (GEN=1), 不允许进行模式切换。	0
4	DIR	RW	计数器方向。 1: 计数器的计数模式为减计数; 0: 计数器的计数模式为增计数。 注: 当计数器配置为中央对齐模式时, 该位无效。	0
[3:2]	Reserved	RO	保留。	0
1	UDIS	RW	禁止更新, 软件通过该位允许/禁止 UEV 事件的产生。 1: 禁止 UEV。不产生更新事件, 各寄存器 (ARR、CHxCVR) 保持它们的值。如果从模式控制器发出了一个硬件复位, 则计数器被重新初始化; 0: 允许 UEV。更新 (UEV) 事件由下述任一事件产生: -计数器溢出/下溢 -从模式控制器产生的更新 具有缓存的寄存器被装入它们的预装载值	0
0	GEN	RW	使能计数器 (Counter enable)。 1: 使能计数器; 0: 禁止计数器。 注: 在软件设置了 GEN 位后, 外部时钟、门控模式才能工作。触发模式可以自动地通过硬件设置 GEN 位。	0

### 13.4.2 DMA 使能寄存器 (TIM3\_DMAINTENR)

偏移地址: 0x04

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	CC4DE	CC3DE	Reserved	OC4PE	OC3PE	OC2PE	OC1PE
----------	-------	-------	----------	-------	-------	-------	-------

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0
12	CC4DE	RW	比较通道 4 的 DMA 请求使能位。 1: 允许比较通道 4 的 DMA 请求; 0: 禁止比较通道 4 的 DMA 请求。	0
11	CC3DE	RW	比较通道 3 的 DMA 请求使能位。 1: 允许比较通道 3 的 DMA 请求; 0: 禁止比较通道 3 的 DMA 请求。	0
[10:4]	Reserved	RO	保留。	0
3	OC4PE	RW	比较寄存器 4 预装载使能位。 1: 开启比较寄存器 4 的预装载功能, 读写操作仅对预装载寄存器操作, 比较寄存器 4 的预装载值在更新事件到来时被加载至当前影子寄存器中; 0: 禁止比较寄存器 4 的预装载功能, 可随时写入比较寄存器 4, 并且新写入的数值立即起作用。	0
2	OC3PE	RW	比较寄存器 3 预装载使能位。 1: 开启比较寄存器 3 的预装载功能, 读写操作仅对预装载寄存器操作, 比较寄存器 3 的预装载值在更新事件到来时被加载至当前影子寄存器中; 0: 禁止比较寄存器 3 的预装载功能, 可随时写入比较寄存器 3, 并且新写入的数值立即起作用。	0
1	OC2PE	RW	比较寄存器 2 预装载使能位。 1: 开启比较寄存器 2 的预装载功能, 读写操作仅对预装载寄存器操作, 比较寄存器 2 的预装载值在更新事件到来时被加载至当前影子寄存器中; 0: 禁止比较寄存器 2 的预装载功能, 可随时写入比较寄存器 2, 并且新写入的数值立即起作用。	0
0	OC1PE	RW	比较寄存器 1 预装载使能位。 1: 开启比较寄存器 1 的预装载功能, 读写操作仅对预装载寄存器操作, 比较寄存器 1 的预装载值在更新事件到来时被加载至当前影子寄存器中; 0: 禁止比较寄存器 1 的预装载功能, 可随时写入比较寄存器 1, 并且新写入的数值立即起作用。	0

### 13.4.3 定时器的计数器 (TIM3\_CNT)

偏移地址: 0x08

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CNT[15:0]

位	名称	访问	描述	复位值
[15:0]	CNT[15:0]	RW	定时器的计数器的实时值。	0

### 13.4.4 自动重装值寄存器 (TIM3\_ATRLR)

偏移地址: 0x0C

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ATRLR[15:0]

位	名称	访问	描述	复位值
[15:0]	ATRLR[15:0]	RW	ATRLR[15:0]的值将会被装入计数器；ATRLR 为空时，计数器停止。	0xFFFF

#### 13.4.5 比较寄存器 1 (TIM3\_CH1CVR)

偏移地址: 0x10

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CH1CVR[15:0]

位	名称	访问	描述	复位值
[15:0]	CH1CVR[15:0]	RW	比较寄存器通道 1 的值。	0

#### 13.4.6 比较寄存器 2 (TIM3\_CH2CVR)

偏移地址: 0x14

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CH2CVR[15:0]

位	名称	访问	描述	复位值
[15:0]	CH2CVR[15:0]	RW	比较寄存器通道 2 的值。	0

#### 13.4.7 比较寄存器 3 (TIM3\_CH3CVR)

偏移地址: 0x18

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CH3CVR[15:0]

位	名称	访问	描述	复位值
[15:0]	CH3CVR[15:0]	RW	比较寄存器通道 3 的值。	0

#### 13.4.8 比较寄存器 4 (TIM3\_CH4CVR)

偏移地址: 0x1C

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CH4CVR[15:0]

位	名称	访问	描述	复位值
[15:0]	CH4CVR[15:0]	RW	比较寄存器通道 4 的值。	0



## 第 14 章 通用异步收发器 (USART)

本章 USART1 模块描述适用于 CH32V00X 全系列产品；本章 USART2 模块描述只适用于 CH32V005、CH32V006、CH32V007 和 CH32M007 产品。


该模块包含 2 个通用异步收发器 USART1 和 USART2。

### 14.1 主要特征

- 全双工或半双工的异步通信
- NRZ 数据格式
- 分数波特率发生器，最高 3Mbps
- 可编程数据长度
- 可配置的停止位
- 支持 LIN, IrDA 编码器
- 支持 DMA
- 多种中断源

### 14.2 概述

图 14-1 通用异步收发器的结构框图



当 TE（发送使能位）置位时，发送移位寄存器里的数据在 TX 引脚上输出。在发送时，最先移出的是最低有效位，每个数据帧都由一个低电平的起始位开始，然后发送器根据 M（字长）位上的设置发送八位或九位的数据字，最后是数目可配置的停止位。如果配有奇偶检验位，数据字的最后一位为校验位。在 TE 置位后会发送一个空闲帧，空闲帧是 10 位或 11 位高电平，包含停止位。断开帧是 10 位或 11 位低电平，后跟着停止位。

### 14.3 波特率发生器

收发器的波特率 =  $HCLK / (16 * USARTDIV)$ ，HCLK 是 HB 的时钟。USARTDIV 的值是根据 USART\_BRR 中的 DIV\_M 和 DIV\_F 两个域决定的，具体计算的公式为：

$$USARTDIV = DIV\_M + (DIV\_F / 16)$$

需要注意的是，波特率产生器产生的比特率不一定能刚好生成用户所需要的波特率，这其中可能是存在偏差。除了尽量取接近的值，减小偏差的方法还可以是增大 HB 的时钟。比如设定波特率为 76800bps 的时，USARTDIV 的值设为 39.0625，在最高频率（48MHz）时可以得到刚好 76800bps 的波特率，但是如果你需要 921600bps 的波特率时，计算的 USARTDIV 是 3.255，但是实际上在 USART\_BRR 里填入的值最接近只能是 3.25，实际产生的波特率是 923076bps，误差达到 0.16%。

发送方发出的串口波形传到接收端时，接收方和发送方的波特率是有一定误差的。误差主要来自三个方面：接收方和发送方实际的波特率不一致；接收方和发送方的时钟有误差；波形在线路中产生的变化。外设模块的接收器是有一定接收容差能力的，当以上三个方面产生的总偏差之和小于模块的容差能力极限时，这个总偏差不影响收发。模块的容差能力极限受是否采用分数波特率和 M 位（数据域字长）影响，采用分数波特率和使用 9 位数据域长度会使容差能力极限降低，但不低于 3%。

### 14.4 单线半双工模式

半双工模式支持使用单个引脚（只使用 TX 引脚）来接收和发送，TX 引脚和 RX 引脚在芯片内部连接。

开启半双工模式的方式是对控制寄存器 3（R32\_USARTx\_CTLR3）的 HDSEL 位置位，但同时需要关闭 LIN 模式、红外模式，即保证 IREN 位处于复位状态，这位在控制寄存器 3（R32\_USARTx\_CTLR3）中。

设置成半双工模式之后，需要把 TX 的 IO 口设置成复用输出高模式。在 TE 置位的情况下，只要将数据写到数据寄存器上，就会发送出去。特别要注意的是，半双工模式可能会出现多设备使用单总线收发时的总线冲突，这需要用户用软件自行避免。

### 14.5 IrDA

USART 模块支持控制 IrDA 红外收发器进行物理层通信。使用 IrDA 必须清除 LINEN、STOP、和 HDSEL 位。USART 模块和 SIR 物理层（红外收发器）之间使用 NRZ（不归零）编码，最高支持到 115200bps 速率。

IrDA 是一个半双工的协议，如果 USART 正在给 SIR 物理层发数据，那么 IrDA 解码器将会忽视新发来的红外信号，如果 USART 正在接受从 SIR 发来的数据，那么 SIR 不会接受来自 USART 的信号。USART 发给 SIR 和 SIR 发给 USART 的电平逻辑是不一样的，SIR 接收逻辑中，高电平为 1，低电平为 0，但是在 SIR 发送逻辑中，高电平为 0，低电平为 1。

### 14.6 DMA

USART 模块支持 DMA 功能，可以利用 DMA 实现快速连续收发。当启用 DMA 时，TXE 被置位时，DMA

就会从设定的内存空间向发送缓冲区写数据。当使用 DMA 接收时，每次 RXNE 置位后，DMA 就会将接收缓冲区里的数据转移到特定的内存空间。

## 14.7 中断

USART 模块支持多种中断源，包括发送数据寄存器空 (TXE)、允许发送 (CTS)、发送完成 (TC)、接收数据就绪 (RXNE)、数据溢出 (ORE)、线路空闲 (IDLE)、奇偶校验出错 (PE)、断开标志 (LBD)、噪声 (NE)、多缓冲通信的溢出 (ORE) 和帧错误 (FE) 等等。

表 14-1 中断和对应的使能位的关系

中断源	使能位
数据寄存器空 (TXE)	TXEIE
允许发送 (CTS)	CTSIE
发送完成 (TC)	TCIE
接收数据就绪 (RXNE)	RXNEIE
数据溢出 (ORE)	
线路空闲 (IDLE)	IDLEIE
奇偶校验出错 (PE)	PEIE
断开标志 (LBD)	LBDIE
噪声 (NE)	EIE
多缓冲通信的溢出 (ORE)	
多缓冲通信的帧错误 (FE)	

## 14.8 寄存器描述

表 14-2 USART1 相关寄存器列表

名称	访问地址	描述	复位值
R32_USART1_STATR	0x40013800	USART 状态寄存器	0x000000C0
R32_USART1_DATAR	0x40013804	USART 数据寄存器	0x00000XXX
R32_USART1_BRR	0x40013808	USART 波特率寄存器	0x00000000
R32_USART1_CTLR1	0x4001380C	USART 控制寄存器 1	0x00000000
R32_USART1_CTLR2	0x40013810	USART 控制寄存器 2	0x00000000
R32_USART1_CTLR3	0x40013814	USART 控制寄存器 3	0x00000000
R32_USART1_GPR	0x40013818	USART 预分频寄存器	0x00000000

表 14-3 USART2 相关寄存器列表

名称	访问地址	描述	复位值
R32_USART2_STATR	0x40004400	USART 状态寄存器	0x000000C0
R32_USART2_DATAR	0x40004404	USART 数据寄存器	0x00000XXX
R32_USART2_BRR	0x40004408	USART 波特率寄存器	0x00000000
R32_USART2_CTLR1	0x4000440C	USART 控制寄存器 1	0x00000000
R32_USART2_CTLR2	0x40004410	USART 控制寄存器 2	0x00000000
R32_USART2_CTLR3	0x40004414	USART 控制寄存器 3	0x00000000
R32_USART2_GPR	0x40004418	USART 预分频寄存器	0x00000000

### 14.8.1 USART 状态寄存器 (USART<sub>x</sub>\_STATR) (x=1/2)

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved						CTS	LBD	TXE	TC	RXNE	IDLE	ORE	NE	FE	PE

位	名称	访问	描述	复位值
[31:10]	Reserved	R0	保留。	0
9	CTS	RW0	CTS 状态改变标志。如果设置了 CTSE 位，当 nCTS 输出状态改变时，该位将由硬件置高。由软件清零。如果 CTSIE 位已经被置位，则会产生中断。 1: nCTS 状态线上存在变化； 0: nCTS 状态线上没有变化。	0
8	LBD	RW0	LIN Break 检测标志。当检测到 LIN Break 时，该位被硬件置位。由软件清零。如果 LBDIE 已经被置位，则将会产生中断。 1: 检测到 LIN Break； 0: 没有检测待 LIN Break。	0
7	TXE	R0	发送数据寄存器空标志。当 TDR 寄存器中的数据被硬件转移到移位寄存器的时候，该位被硬件置位。如果 TXEIE 已经被置位时，就会产生中断，对数据寄存器进行写操作，此位将会被复位。 1: 数据已经被转移到移位寄存器； 0: 数据还没被转移到移位寄存器。	1
6	TC	RW0	发送完成标志。当含有数据的一帧发送完成后，并且 TXE 被置位，则硬件将会此位置位，如果 TCIE 被置位，还会产生对应中断，软件读了此位再写数据寄存器则会清除此位。也可以直接写 0 来清除此位。 1: 发送完成； 0: 发送还未完成。	1
5	RXNE	RW0	读数据寄存器非空标志，当移位寄存器中的数据被转移到数据寄存器中，该位会被硬件置位。如果 RXNEIE 已经被置位，则还会产生对应的中断。对数据寄存器的读操作可以将该位清除。也可以直接写 0 来清除该位。 1: 数据收到，能够读出； 0: 数据还没收到。	0
4	IDLE	R0	总线空闲标志。当总线空闲时，该位将会被硬件置位。如果 IDLEIE 已经被置位，则会产生对应的中断。读状态寄存器再读数据寄存器的操作会清除此位。	0

			1: 总线正空闲; 0: 没有检测到总线空闲。 注: 此位不会被再次置位直到 RXNE 被置位。	
3	ORE	RO	过载错误标志。当接收移位寄存器存在数据需要转到数据寄存器时, 但是数据寄存器的接收域还有数据未读出时, 此位将会被置位。如果 RXNEIE 被置位了, 还会产生对应中断。 1: 发生过载错误; 0: 没有过载错误。 注: 发生过载错误时, 数据寄存器的值不会丢失, 但是移位寄存器的值会被覆盖。如果设置可 EIE 位, 在多缓冲区通讯模式下, ORE 标志位置位会产生中断。	0
2	NE	RO	噪声错误标志。当检测到噪声错误标志时, 由硬件置位。读状态寄存器后, 再读数据寄存器的操作会复位此位。 1: 检测到噪声; 0: 没有检测到噪声。 注: 该位不会产生中断。如果设置了 EIE 位, 在多缓冲区通讯模式下, FE 标志位置位会产生中断。	0
1	FE	RO	帧错误标志。当检测到同步错误, 过多的噪声或者断开符, 该位将会被硬件置位。读此位再读数据寄存器的操作会复位此位。 1: 检测到帧错误; 0: 没有检测到帧错误。 注: 该位不会产生中断, 如果设置了 EIE 位, 在多缓冲区通讯模式下, FE 标志位置位会产生中断。	0
0	PE	RO	校验错误标志。在接收模式下, 如果产生奇偶检验错误, 硬件置位此位。读此位再读数据寄存器的操作会复位此位。在清除此位前, 软件必须等 RXNE 标志位被置位。如果 PEIE 之前已经被置位, 那么此位被置位会产生对应的中断。 1: 出现奇偶校验错误; 0: 没有检验错误。	0

#### 14.8.2 USART 数据寄存器 (USART<sub>x</sub>\_DATAR) (x=1/2)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								DR[8:0]							

位	名称	访问	描述	复位值
[31:9]	Reserved	R0	保留。	0
[8:0]	DR[8:0]	RW	数据寄存器。这个寄存器实际上是接收数据寄存器 (RDR) 和发送寄存器 (TDR) 两个寄存器组成, DR 的读写操作起始分别是读接收寄存器 (RDR) 和写发送寄存器 (TDR)。	X

### 14.8.3 USART 波特率寄存器 (USARTx\_BRR) (x=1/2)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIV_Mantissa[11:0]												DIV_Fraction[3:0]			

位	名称	访问	描述	复位值
[31:16]	Reserved	R0	保留。	0
[15:4]	DIV_Mantissa[11:0]	RW	这 12 位定义了分频器除法因子的整数部分。	0
[3:0]	DIV_Fraction[3:0]	RW	这 4 位定义了分频器除法因子的小数部分。	0

### 14.8.4 USART 控制寄存器 1 (USARTx\_CTLR1) (x=1/2)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved	UE	M	WAKE	PCE	PS	PEIE	TXEIE	TCIE	RXNEIE	IDLEIE	TE	RE	RWU	SBK	

位	名称	访问	描述	复位值
[31:14]	Reserved	R0	保留。	0
13	UE	RW	USART 使能位。当此位被置位后, 在当前字节传输完成后, USART 的分频器和输出都会停止工作。	0
12	M	RW	字长位。 1: 9 个数据位;           0: 8 个数据位。	0
11	WAKE	RW	唤醒位。此位决定了把 USART 唤醒的方法。 1: 地址标记;           0: 总线空闲。	0
10	PCE	RW	校验位使能。对于接收方, 就是进行对数据的奇偶校验; 对于发送方, 就是插入校验位。一旦设置了此位, 只有当前字节传输完成后, 校验位使能才生效。	0
9	PS	RW	奇偶校验选择。0 表示偶校验, 1 表示奇校验。设置了该位后, 只有当前字节传输完成后, 校验位使能才生效。	0



[11:7]	Reserved	RW	保留。	0
6	LBDIE	RW	LIN Break 检测中断使能, 该位置位会使能 LBD 引起的中断。	0
5	LBDL	RW	LIN Break 检测长度, 该位用来选择是 11 位还是 10 位的断开符检测。 1: 11 位的断开符检测; 0: 10 位的断开符检测。	0
4	Reserved	RW	保留。	0
[3:0]	ADD[3:0]	RW	地址域, 用来设置本设备的 USART 节点地址。在多处理器通讯下的静默模式中使用的, 使用地址标记来唤醒某个 USART 设备。	0

#### 14.8.6 USART 控制寄存器 3 (USARTx\_CTLR3) (x=1/2)

偏移地址: 0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Reserved																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved					CTSIE	CTSE	RTSE	DMAT	DMAR	Reserved			HDSEL	IRLP	IREN	EIE

位	名称	访问	描述	复位值
[31:11]	Reserved	RO	保留。	0
10	CTSIE	RW	CTSIE 中断使能位, 置此位时在 CTS 被置位时会产生中断。	0
9	CTSE	RW	CTS 使能位, 置此位会使能 CTS 流控。	0
8	RTSE	RW	RTS 使能位, 置此位会使能 RTS 流控。	0
7	DMAT	RW	DMA 发送使能位。此位置 1 在发送时使用 DMA。	0
6	DMAR	RW	DMA 接收使能位。此位置 1 在接收时使用 DMA。	0
[5:4]	Reserved	RO	保留。	0
3	HDSEL	RW	半双工模式选择位, 置此位选择半双工模式。	0
2	IRLP	RW	红外低功耗选择位, 置此位在选择红外线时, 启用低功耗模式。	0
1	IREN	RW	红外线使能位, 置此位使能红外模式。	0
0	EIE	RW	错误使能中断位, 置此位后, 在 DMAR 被置位的前提下, 如果 FE、ORE 或 NE 被置位, 就会产生中断。	0

#### 14.8.7 USART 预分频寄存器 (USARTx\_GPR) (x=1/2)

偏移地址: 0x18

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								PSC[7:0]							



位	名称	访问	描述	复位值
[31:8]	Reserved	RO	保留。	0
[7:0]	PSC[7:0]	RW	预分频器值域。 在红外低功耗模式下，源时钟被该值（全部 8 位有效）分频，值为 0 时表示保留； 在红外正常模式下，此位只能被设置为 1。	0

## 第 15 章 两线通信总线（I2C）

本章模块描述只适用于 CH32V002、CH32V004、CH32V005、CH32V006、CH32V007 和 CH32M007 产品。

内部集成电路总线（I2C）广泛用在微控制器和传感器及其他片外模块的通讯上，它本身支持多主从模式，仅仅使用两根线（SDA 和 SCL）就能以 100kHz（标准）和 400kHz（快速）两种速度通讯。


### 15.1 主要特征

- 支持主模式和从模式
- 支持 7 位或 10 位地址
- 从设备支持双 7 位地址
- 支持两种速度模式：100kHz 和 400kHz
- 多种状态模式，多种错误标志
- 支持加长的时钟功能
- 2 个中断向量
- 支持 DMA
- 支持 PEC

### 15.2 概述

I2C 是半双工的总线，它同时只能运行在下列四种模式之一：主设备发送模式、主设备接收模式、从设备发送模式和从设备接收模式。I2C 模块默认工作在从模式，在产生起始条件后，会自动地切换到主模式，当仲裁丢失或产生停止信号后，会切换到从模式。I2C 模块支持多主机功能。工作在主模式时，I2C 模块会主动发出数据和地址。数据和地址都以 8 位为单位进行传输，高位在前，低位在后，在起始事件后的是一个字节（7 位地址模式下）或两个字节（10 位地址模式下）地址，主机每发送 8 位数据或地址，从机需要回复一个应答 ACK，即把 SDA 总线拉低，如图 15-1 所示。


图 15-1 I2C 时序图



为了正常使用必须给 I2C 输入正确的时钟，其中标准模式下，输入时钟最低为 2MHz，在快速模式下，输入时钟最低为 4MHz。

图 15-2 是 I2C 模块功能框图。

图 15-2 I2C 功能框图



### 15.3 主模式

主模式时，I2C 模块主导数据传输并输出时钟信号，数据传输以开始事件开始，以结束事件结束。使用主模式通讯的步骤为：

- 在控制寄存器 2（R16\_I2C1\_CTLR2）和时钟控制寄存器（R16\_I2C1\_CKCFGR）中设置正确的时钟；
- 在上升沿寄存器（R16\_I2C1\_RTR）设置合适的上升沿；
- 在控制寄存器（R16\_I2C1\_CTLR1）中置 PE 位启动外设；
- 在控制寄存器（R16\_I2C1\_CTLR1）中置 START 位，产生起始事件。

在置 START 位后，I2C 模块会自动切换到主模式，MSL 位会置位，产生起始事件，在产生起始事件后，SB 位会置位，如果 ITEVTEN 位（在 R16\_I2C1\_CTLR2）被置位，则会产生中断。此时应该读取状态寄存器 1（R16\_I2C1\_STAR1），写从地址到数据寄存器后，SB 位会自动清除；

如果是使用 10 位地址模式，那么写数据寄存器发送头序列（头序列为 11110xx0b，其中的 xx 位是 10 位地址的最高两位）。

在发送完头序列之后，状态寄存器的 ADD10 位会被置位，如果 ITEVTEN 位已经置位，则会产生中断，此时应读取 R16\_I2C1\_STAR1 寄存器后，写第二个地址字节到数据寄存器后，清除 ADD10 位。

然后写数据寄存器发送第二个地址字节，在发送完第二个地址字节后，状态寄存器的 ADDR 位会被置位，如果 ITEVTEN 位已经置位，则会产生中断，此时应读取 R16\_I2C1\_STAR1 寄存器后再读一次 R16\_I2C1\_STAR2 寄存器以清除 ADDR 位；


如果使用的是 7 位地址模式，那么写数据寄存器发送地址字节，在发送完地址字节后，状态寄存器的 ADDR 位会被置位，如果 ITEVTEN 位已经置位，则会产生中断，此时应读取 R16\_I2C1\_STAR1 寄存器后再读一次 R16\_I2C1\_STAR2 寄存器以清除 ADDR 位；

在 7 位地址模式下，发送的第一个字节为地址字节，头 7 位代表的是目标从设备地址，第 8 位决定了后续报文的方向，0 代表是主设备写入数据到从设备，1 代表是主设备向从设备读取信息。

在 10 位地址模式下，如图 15-3 所示，在发送地址阶段，第一个字节为 11110xx0，xx 为 10 位地

址的最高 2 位，第二个字节为 10 位地址的低 8 位。若后续进入主设备发送模式，则继续发送数据；若后续准备进入主设备接收模式，则需要重新发送一个起始条件，跟随发送一个字节为 11110xx1，然后进入主设备接收模式。

图 15-3 10 位地址时主机收发数据示意图




### 主发送模式：

主设备内部的移位寄存器将数据从数据寄存器发送到 SDA 线上，当主设备接收到 ACK 时，状态寄存器 1 (R16\_I2C1\_STAR1) 的 TxE 被置位，如果 ITEVTEN 和 ITBUFEN 被置位，还会产生中断。向数据寄存器写入数据将会清除 TxE 位。

如果 TxE 位被置位且上次发送数据之前没有新的数据被写入数据寄存器，那么 BTF 位会被置位，在其被清除之前，SCL 将保持低电平，读 R16\_I2C1\_STAR1 后，向数据寄存器写入数据将会清除 BTF 位。


图 15-4 主发送器传送序列图



### 主接收模式：

I2C 模块会从 SDA 线接收数据，通过移位寄存器写进数据寄存器。在每个字节之后，如果 ACK 位被置位，那么 I2C 模块将会发出一个应答低电平，同时 RxNE 位会被置位，如果 ITEVTEN 和 ITBUFEN 被置位，还会产生中断。如果 RxNE 被置位且在新的数据被接收前，原有的数据没有被读出，则 BTF 位将被置位，在清除 BTF 之前，SCL 将保持低电平，读取 R16\_I2C1\_STAR1 后，再读取数据寄存器将会清除 BTF 位。

图 15-5 接收器传送序列图



主设备在结束发送数据时，会主动发一个结束事件，即置 STOP 位，I2C 将切换至从模式。在接收模式时，主设备需要在最后一个数据位的应答位置 NAK，接收到 NACK 后，从设备释放对 SCL 和 SDA 线的控制；主设备就可以发送一个停止/重起始条件。注意，产生停止条件后，I2C 模块将会自动切换至从模式。

## 15.4 从模式

从模式时，I2C 模块能识别它自己的地址和广播呼叫地址。软件能控制开启或禁止广播呼叫地址的识别。一旦检测到起始事件，I2C 模块将 SDA 的数据通过移位寄存器与自己的地址（位数取决于 ENDUAL 和 ADDMODE）或广播地址（ENGC 置位时）相比较，如果不匹配将会忽略，直到产生新的起始事件；如果与头序列相匹配，则会产生一个 ACK 信号并等待第二个字节的地址；如果第二个字节的地址也匹配或者 7 位地址情况下全段地址匹配，那么：

首先产生一个 ACK 应答；

ADDR 位被置位，如果 ITEVTEN 位已经置位，那么还会产生相应的中断；


如果使用的是双地址模式（ENDUAL 位被置位），还需要读取 DUALF 位来判断主机唤起的是哪一个地址。

从模式默认是接收模式，在接收的头序列的最后一位为 1，或者 7 位地址最后一位为 1 后（取决于第一次接收到头序列还是普通的 7 位地址），当接收到重复的起始条件时，I2C 模块将进入到发送器模式，TRA 位将指示当前是接收器还是发送器模式。

### 从发送模式：

在清除 ADDR 位后，I2C 模块将字节从数据寄存器通过移位寄存器发送到 SDA 线上。从设备保持 SCL 为低电平，直到 ADDR 位被清除且待发送数据已写入数据寄存器。（见下图中的 EVT1 和 EVT3）。在收到一个应答 ACK 后，TxE 位将被置位，如果设置了 ITEVTEN 和 ITBUFEN，还会产生一个中断。如果 TxE 被置位但在下一个数据发送结束前没有新的数据被写入数据寄存器时，BTF 位将被置位。在清除 BTF 前，SCL 将保持低电平，读取状态寄存器 1（R16\_I2C1\_STAR1）后，再向数据寄存器写入数据将会清除 BTF 位。


图 15-6 从发送器的传送序列图



### 从接收模式:

在 ADDR 被清除后, I2C 模块将 SDA 上的数据通过移位寄存器存进数据寄存器, 在每接收到一个字节后, I2C 模块都会置一个 ACK 位, 并置 RxNE 位。如果设置了 ITEVTEN 和 ITBUFEN, 还会产生一个中断。如果 RxNE 被置位, 且在接收到新的数据前旧的数据没有被读出, 那么 BTF 会被置位。在清除 BTF 位之前 SCL 会保持低电平。读取状态寄存器 1 (R16\_I2C1\_STAR1) 并读取数据寄存器里的数据会清除 BTF 位。

图 15-7 从接收器的传送序列图



主设备在传输完最后一个数据字节后, 将产生一个停止条件, 当 I2C 模块检测到停止事件时, 将置 STOPF 位, 如果设置了 ITEVFEN 位, 还会产生一个中断。用户需要读取状态寄存器 (R16\_I2C1\_STAR1) 再写控制寄存器 (比如复位控制字 SWRST) 来清除。(见上图中的 EVT4)。

## 15.5 错误

### 15.5.1 总线错误 BERR

在传输地址或数据期间，I2C 模块检测到外部的起始或停止事件时，将产生一个总线错误。产生总线错误时，BERR 位被置位，如果设置了 ITERREN 还会产生一个中断。在从模式下，数据被丢弃，硬件释放总线。如果是起始信号，硬件会认为是重启信号，开始等待地址或停止信号；如果是停止信号，则提前按正常的停止条件操作。在主模式下，硬件不会释放总线，同时不影响当前传输，由用户代码决定是否中止传输。

### 15.5.2 应答错误 AF

当 I2C 模块检测到一个字节后没有应答时，会产生应答错误。产生应答错误时：AF 会被置位，如果设置了 ITERREN 还会产生一个中断；遇到 AF 错误，如果 I2C 模块工作在从模式，硬件必须释放总线，如果处于主模式，软件必须生成一个停止事件。

### 15.5.3 仲裁丢失 ARLO

当 I2C 模块检测到仲裁丢失时，产生仲裁丢失错误。产生仲裁丢失错误时：ARLO 位被置位，如果设置了 ITERREN 还会产生一个中断；I2C 模块切换到从模式，并不再响应针对它的从地址发起的传输，除非有主机发起新的起始事件；硬件会释放总线。

### 15.5.4 过载/欠载错误 OVR

- 过载错误：

在从机模式下，如果禁止时钟延长，I2C 模块正在接收数据，如果已经接受到一个字节的数据，但是上一次接收到数据还没有被读出，则会产生过载错误。发生过载错误时，最后收到的字节将被丢弃，发送方应当重发最后一次发送的字节。

- 欠载错误：

在从模式下，如果禁止时钟延长，I2C 模块正在发送数据，如果在下一个字节的时钟到来之前新的数据还没有被写入到数据寄存器，那么将产生欠载错误。在发生欠载错误时，前一次数据寄存器里的数据将被发送两次，如果发生欠载错误，那么接收方应该丢弃重复收到的数据。为了不产生欠载错误，I2C 模块应当在下一个字节的第一个上升沿之前将数据写入数据寄存器。

## 15.6 时钟延长

如果禁止时钟延长，那么就存在发生过载/欠载错误的可能。但如果使能了时钟延长：


- 在发送模式下，如果 TxE 置位且 BTF 置位，SCL 将一直为低，一直等待用户读取状态寄存器，并向数据寄存器写入待发送的数据；
- 在接收模式下，如果 RxNE 置位且 BTF 置位，那么 SCL 在接收到数据后将保持低，直到用户读取状态寄存器，并读取数据寄存器。

由此可见，使能时钟延长可以避免出现过载/欠载错误。

## 15.7 中断

每个 I2C 模块都有两种中断向量，分别是事件中断和错误中断。两种中断支持图 15-8 的中断源。

图 15-8 I2C 中断请求



## 15.8 DMA

可以使用 DMA 来进行批量数据的收发。使用 DMA 时不能对控制寄存器的 `ITBUFEN` 位进行置位。

### ● 利用 DMA 发送

通过将 `CTRL2` 寄存器的 `DMAEN` 位置位可以激活 DMA 模式。只要 `TxE` 位被置位，数据将由 DMA 从设定的内存装载进 I2C 的数据寄存器。需要进行以下设定来为 I2C 分配通道。

- 1) 向 `DMA_PADDRx` 寄存器设置 `I2C1_DATAR` 寄存器地址，`DMA_MADDRx` 寄存器中设置存储器地址，这样在每个 `TxE` 事件后，数据将从存储器送至 `I2C1_DATAR` 寄存器。
- 2) 在 `DMA_CNTRx` 寄存器中设置所需的传输字节数。在每个 `TxE` 事件后，此值将被递减。
- 3) 利用 `DMA_CFGRx` 寄存器中的 `PL[0:1]` 位配置通道优先级。
- 4) 设置 `DMA_CFGRx` 寄存器中的 `DIR` 位，并根据应用要求可以配置在整个传输完成一半或全部完成时发出中断请求。
- 5) 通过设置 `DMA_CFGRx` 寄存器上的 `EN` 位激活通道。

当 DMA 控制器中设置的数据传输字节数目已经完成时，DMA 控制器给 I2C 接口发送一个传输结束的 `EOT/ EOT_1` 信号。在中断允许的情况下，将产生一个 DMA 中断。

### ● 利用 DMA 接收

置位 `CTRL2` 寄存器的 `DMAEN` 后即可进行 DMA 接收模式。使用 DMA 接收时，DMA 将数据寄存器里的数据传送到预设的内存区域。需要以下步骤来为 I2C 分配通道。

- 1) 向 `DMA_PADDRx` 寄存器设置 `I2C1_DATAR` 寄存器地址，`DMA_MADDRx` 寄存器中设置存储器地址，这样在每个 `RxNE` 事件后，数据将从 `I2C1_DATAR` 寄存器写入存储器。
- 2) 在 `DMA_CNTRx` 寄存器中设置所需的传输字节数。在每个 `RxNE` 事件后，此值将被递减。
- 3) 用 `DMA_CFGRx` 寄存器中的 `PL[0:1]` 配置通道优先级。
- 4) 清除 `DMA_CFGRx` 寄存器中的 `DIR` 位，根据应用要求可以设置在数据传输完成一半或全部完成时发出中断请求。
- 5) 设置 `DMA_CFGRx` 寄存器中的 `EN` 位激活该通道。

当 DMA 控制器中设置的数据传输字节数目已经完成时，DMA 控制器给 I2C 接口发送一个传输结束的 `EOT/EOT_1` 信号。在中断允许的情况下，将产生一个 DMA 中断。



## 15.9 包校验错误

包错误校验（PEC）是为了提供传输的可靠性而增加一项 CRC8 校验的步骤，使用以下多项式对每一位串行数据进行计算：

$$C=X^6+X^2+X+1$$

PEC 计算是由控制寄存器的 ENPEC 位激活，对所有信息字节进行计算，包括地址和读写位在内。在发送时，启用 PEC 会在最后一字节数据之后加上一个字节的 CRC8 计算结果；而在接收模式，在最后一字节被认为是 CRC8 校验结果，如果和内部的计算结果不符合，就会回复一个 NAK，如果是主接收器，无论校验结果正确与否，都会回复一个 NAK。

## 15.10 寄存器描述

表 15-1 I2C 相关寄存器列表

名称	访问地址	描述	复位值
R16_I2C1_CTLR1	0x40005400	I2C 控制寄存器 1	0x0000
R16_I2C1_CTLR2	0x40005404	I2C 控制寄存器 2	0x0000
R16_I2C1_OADDR1	0x40005408	I2C 地址寄存器 1	0x0000
R16_I2C1_OADDR2	0x4000540C	I2C 地址寄存器 2	0x0000
R16_I2C1_DATAR	0x40005410	I2C 数据寄存器	0x0000
R16_I2C1_STAR1	0x40005414	I2C 状态寄存器 1	0x0000
R16_I2C1_STAR2	0x40005418	I2C 状态寄存器 2	0x0000
R16_I2C1_CKCFGR	0x4000541C	I2C 时钟寄存器	0x0000

### 15.10.1 I2C 控制寄存器 1（I2C1\_CTLR1）

偏移地址：0x00

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SWRST	Reserved	PEC	POS	ACK	STOP	START	NOSTRETCH	ENGC	ENPEC	Reserved					PE

位	名称	访问	描述	复位值
15	SWRST	RW	软件重置，用户代码置此位会使 I2C 外设重置。在复位前确定 I2C 总线的引脚被释放，总线处于空闲状态。 注：该位可以在总线上没有检测到停止条件但是 busy 位为 1 时，重置 I2C 模块。	0
[14:13]	Reserved	RO	保留。	0
12	PEC	RW	数据包出错检测使能位，置此位启用数据包出错检测。用户代码可以对此位置位或清零；当 PEC 被传输后，产生开始或结束信号，或 PE 位清 0 时，硬件清零该位。 1：带 PEC； 0：不带 PEC。 注：仲裁丢失时，PEC 失效。	0
11	POS	RW	ACK 和 PEC 位置设置位，该位可以被用户代码	0

			置位或清零，在 PE 被清零后，可以被硬件清除。 1: ACK 位控制在移位寄存器里接收的下一个字节的 ACK 或 NAK。PEC 移位寄存器里接收的下一字节是 PEC； 0: ACK 位控制当前移位寄存器内正在接受的字节的 ACK 或 NAK。PEC 位表明当前移位寄存器的字节是 PEC。 注: POS 位在 2 字节数据接收中的用法如下: 必须在接收之前配置好。为了 NACK 第 2 个字节, 必须在清除 ADDR 位后立刻清除 ACK 位; 为了检测第二个字节的 PEC, 必须在 ADDR 事件发生后, 配置 POS 位后设置 PEC 位。	
10	ACK	RW	应答使能位, 该位可以被用户代码置位或清零, 当 PE 位被置位时, 该位可以被硬件清除。 1: 在接收到一个字节后返回一个应答; 0: 不设应答。	0
9	STOP	RW	停止事件产生位, 该位可以被用户代码置位或清零, 或当检测到停止事件时, 由硬件清除, 或检测到超时错误时, 由硬件将其置位。 主模式下: 1: 在当前字节传输或当前起始条件发出后产生停止事件; 0: 无停止事件产生。 从模式下: 1: 在当前字节传输后释放 SCL 和 SDA 线; 0: 无停止事件产生。	0
8	START	RW	起始事件产生位, 该位可以被用户代码置位或清零, 当起始条件发出后或 PE 被清零时, 由硬件清零。 主模式下: 1: 重复产生起始事件; 0: 无起始事件产生。 从模式下: 1: 当总线空闲时, 产生起始事件; 0: 无起始事件产生。	0
7	NOSTRETCH	RW	禁止时钟延长位, 此位用于在 ADDB 或 BTF 标志被置位的情况下, 禁止从模式下的时钟延长, 直至被软件清零。 1: 禁止时钟延长; 0: 允许时钟延长。	0
6	ENGCG	RW	广播呼叫使能位, 置此位使能广播呼叫, 应答广播地址 00h。	0
5	ENPEC	RW	PEC 使能位, 置此位开启 PEC 计算。	0
[4:1]	Reserved	RO	保留。	0
0	PE	RW	I2C 外设使能位。	0

			1: 启用 I2C 模块; 0: 禁用 I2C 模块。	
--	--	--	--------------------------------	--

### 15.10.2 I2C 控制寄存器 2 (I2C1\_CTLR2)

偏移地址: 0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			LAST	DMAEN	ITBUFEN	ITEVTEN	ITERREN	Reserved			FREQ[5:0]				

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0
12	LAST	RW	DMA 最后一次传输设置位。 1: 下一次 DMA 的 EOT 是最后的传输; 0: 下一次 DMA 的 EOT 不是最后的传输。 注: 该位在主接收模式使用, 可以在最后一次接收数据时产生一个 NAK。	0
11	DMAEN	RW	DMA 请求使能位, 置此位在 TxEN 或 RxEN 被置位时允许 DMA 请求。	0
10	ITBUFEN	RW	缓冲器中断使能位。 1: 当 TxEN 或 RxEN 被置位时, 产生事件中断; 0: 当 TxEN 或 RxEN 被置位时, 不产生中断。	0
9	ITEVTEN	RW	时间中断使能位, 置此位使能事件中断。 在下列条件下, 将产生此中断: SB=1 (主模式); ADDR=1 (主从模式); ADDR10=1 (主模式); STOPF=1 (从模式); BTF=1, 但是没有 TxEN 或 RxEN 事件; 如果 ITBUFEN=1, TxEN 事件为 1; 如果 ITBUFEN=1, RxEN 事件为 1。	0
8	ITERREN	RW	出错中断使能位, 置位表示允许出错中断。 在下列条件下, 将产生该中断: BERR=1; ARL0=1; AF=1; OVR=1; PECERR=1; TIMEOUT=1; SMBAlert=1。	0
[7:6]	Reserved	RO	保留。	0
[5:0]	FREQ[5:0]	RW	I2C 模块时钟频率域, 必须输入正确的时钟频率以产生正确的时序, 允许的范围在 8-48MHz 之间。必须设置在 001000b 到 110000b 之间, 单位为 MHz。	0

### 15.10.3 I2C 地址寄存器 1 (I2C1\_OADDR1)

偏移地址: 0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADD	Reserved					ADD[9:8]	ADD[7:1]							ADD0	

MODE			
------	--	--	--

位	名称	访问	描述	复位值
15	ADDMODE	RW	地址模式。 1: 10 位从机地址 (不响应 7 位地址); 0: 7 位从机地址 (不响应 10 位地址)。	0
[14:10]	Reserved	RO	保留。	0
[9:8]	ADD[9:8]	RW	接口地址, 在使用 10 位地址时为第 9-8 位, 在使用 7 位地址时忽略。	0
[7:1]	ADD[7:1]	RW	接口地址, 第 7-1 位。	0
0	ADD0	RW	接口地址, 使用 10 位地址时为第 0 位, 在使用 7 位地址时忽略。	0

#### 15.10.4 I2C 地址寄存器 2 (I2C1\_OADDR2)

偏移地址: 0x0C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								ADD2[7:1]							ENDUAL

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
[7:1]	ADD2[7:1]	RW	接口地址, 双地址模式下地址的 7-1 位。	0
0	ENDUAL	RW	双地址模式使能位, 置此位可以让 ADD2 也能被识别。	0

#### 15.10.5 I2C 数据寄存器 (I2C1\_DATAR)

偏移地址: 0x10

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								DR[7:0]							

位	名称	访问	描述	复位值
15:8	Reserved	RO	保留。	0
7:0	DR[7:0]	RW	数据寄存器, 该域用来存放接收到的数据或存放用于发送到总线的的数据。	0

#### 15.10.6 I2C 状态寄存器 1 (I2C1\_STAR1)

偏移地址: 0x14

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved		PECERR	OVR	AF	ARLO	BERR	TxE	RxNE	Reserved	STOPF	ADD10	BTF	ADDR	SB	

位	名称	访问	描述	复位值
[15:13]	Reserved	RO	保留。	0

12	PECERR	RWO	在接收时发生 PEC 错误标志位，该位可以由用户写 0 复位，或在 PE 变低时由硬件复位。 1: 有 PEC 错误，接收到 PEC 后，返回 NAK； 0: 无 PEC 错误。	0
11	OVR	RWO	过载、欠载标志位。 1: 有过载、欠载事件发生：当 NOSTRETCH=1 时，在接收模式中收到一个新的字节时，数据寄存器里的内容还未被读出，则新接收的字节将丢失；在发送模式时，没有新的数据写入数据寄存器，同样的字节将被发送两次； 0: 无过载、欠载事件。	0
10	AF	RWO	应答失败标志位，该位可以由用户写 0 复位，或在 PE 变低时由硬件复位。 1: 应答错误； 0: 应答正常。	0
9	ARLO	RWO	仲裁丢失标志位，该位可以由用户写 0 复位，或在 PE 变低时由硬件复位。 1: 检测到仲裁丢失，模块失去对总线的控制； 0: 仲裁正常。	0
8	BERR	RWO	总线出错标志位，该位可以由用户写 0 复位，或在 PE 变低时由硬件复位。 1: 起始或停止条件出错； 0: 正常。	0
7	TxE	RO	数据寄存器为空标志位，向数据寄存器写数据可以清除，或产生一个起始或停止位后，或当 PE 为 0 后，由硬件自动清除。 1: 发送数据时，发送数据寄存器为空； 0: 数据寄存器非空。	0
6	RxNE	RO	数据寄存器非空标志位，对数据寄存器的读写操作将清除此位，或当 PE 为 0 后，由硬件清除此位。 1: 接收数据时，数据寄存器不为空； 0: 正常。	0
5	Reserved	RO	保留。	0
4	STOPF	RO	停止事件标志位，用户读取状态寄存器 1 之后，对控制寄存器 1 的写操作将会清除该位，或当 PE 为 0 后，由硬件清除此位。 1: 在应答之后，从设备在总线上检测到停止事件； 0: 没有检测到停止事件。	0
3	ADD10	RO	10 位地址头序列发送标志位，用户读取状态寄存器 1 之后，对控制寄存器 1 的写操作将会清除该位，或当 PE 为 0 后，由硬件清除此位。 1: 在 10 位地址模式下，主设备已经将第一个地址字节发送出去； 0: 无。	0

2	BTF	RO	字节发送结束标志位，用户读取状态寄存器 1 后，对数据寄存器的读写将清除此位；在传输中，发起一个起始或者停止事件后，或当 PE 为 0 后，由硬件清除此位。 1: 字节发送结束。当 NOSTRETCH=0 时: 发送时，当一个新数据被发送且数据寄存器还未被写入新数据；接收时，当接收一个新的字节但是数据寄存器还未被读取； 0: 无。	0
1	ADDR	RWO	地址被发送/地址匹配标志位，用户读取状态寄存器 1 后，对状态寄存器 2 的读操作将会清除此位，或当 PE 为 0 时，由硬件清除此位。 主模式： 1: 地址发送结束：在 10 位地址模式下，当收到地址的第二个字节的 ACK 后改为被置位；在 7 位地址模式下，当收到地址的 ACK 后被置位； 0: 地址发送没有结束。 从模式： 1: 收到的地址匹配； 0: 地址不匹配或没有收到地址。	0
0	SB	RO	起始位发送标志位，读取状态寄存器 1 后写数据寄存器的操作将清除该位，或当 PE 为 0 时，硬件将会清除此位。 1: 已发送起始位； 0: 未发送起始位。	0

### 15.10.7 I2C 状态寄存器 2 (I2C1\_STAR2)

偏移地址: 0x18

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PEC[7:0]								DUALF	Reserved	GENCALL	Reserved	TRA	BUSY	MSL	

位	名称	访问	描述	复位值
[15:8]	PEC[7:0]	RO	包错误检查域，当 PEC 使能时 (ENPEC 置位)，此域存放 PEC 的值。	0
7	DUALF	RO	匹配检测标志位，在产生停止位或起始位时，或在 PE=0 时，硬件会将该位清零。 1: 接收到的地址与 OAR2 中的内容相符； 0: 接收到的地址与 OAR1 中的内容相符。	0
[6:5]	Reserved	RO	保留。	0
4	GENCALL	RO	广播呼叫地址标志位，在产生停止位或起始位时，或者在 PE=0 时，硬件会将该位清零。 1: 当 ENGC=1 时，收到广播呼叫的地址； 0: 未收到广播呼叫地址。	0
3	Reserved	RO	保留。	0

2	TRA	RO	发送/接收标志位，在检测到停止事件（STOPF=1），重复的起始条件、总线仲裁丢失（ARLO=1）或 PE=0 时，硬件会将其清零。 1：数据已发送； 0：接收到数据。 该位根据地址字节的 R/W 位来决定。	0
1	BUSY	RO	总线忙标志位，该位在检测到一个停止位时会被清零。在接口被禁用时（PE=0），该信息仍被更新。 1：总线忙：SDA 或 SCL 存在低电平； 0：总线空闲无通讯。	0
0	MSL	RO	主从模式指示位，当接口处于主模式时（SB=1），硬件将该位置位；当总线检测到一个停止位，仲裁丢失时，或 PE=0 时，硬件会清除该位。	0

### 15.10.8 I2C 时钟寄存器（I2C1\_CKCFGR）

偏移地址：0x1C

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
F/S	DUTY	Reserved	CCR[11:0]												

位	名称	访问	描述	复位值
15	F/S	RW	主模式选择位。 1：快速模式； 0：标准模式。	0
14	DUTY	RW	快速模式时的占空比： 1： $T_{\text{低电平}}/T_{\text{高电平}} = 16/9$ ； 0： $T_{\text{低电平}}/T_{\text{高电平}} = 2$ 。	0
[13:12]	Reserved	RO	保留。	0
[11:0]	CCR[11:0]	RW	时钟分频系数域，决定 SCL 时钟的频率波形。	0

## 第 16 章 串行外设接口 (SPI)

本章模块描述只适用于 CH32V002、CH32V004、CH32V005、CH32V006、CH32V007 和 CH32M007 产品。

SPI 支持以三线同步串行模式进行数据交互，加上片选线支持硬件切换主从模式，支持以单根数据线通讯。

### 16.1 主要特征


#### 16.1.1 SPI 特征

- 支持全双工同步串行模式
- 支持单线半双工模式
- 支持主模式和从模式，多主模式
- 支持 8 位或 16 位数据结构
- 最高时钟频率支持到  $F_{HCLK}$  的一半
- 数据顺序支持 MSB 或 LSB 在前
- 支持硬件或软件控制 NSS 引脚
- 收发支持硬件 CRC 校验
- 收发缓冲器支持 DMA 传输
- 支持修改时钟相位和极性

### 16.2 SPI 功能描述

#### 16.2.1 概述

图 16-1 SPI 结构框图



由图 16-1 可以看出，与 SPI 相关的主要是 MISO、MOSI、SCK 和 NSS 四个引脚。其中 MISO 引脚在 SPI 模块工作在主模式下时，是数据输入引脚；工作在从模式下时，是数据输出引脚。MOSI 引脚工作



在主模式下时，是数据输出引脚；工作在从模式时，是数据输入引脚。SCK 是时钟引脚，时钟信号一直由主机输出，从机接收时钟信号并同步数据收发。NSS 引脚是片选引脚，有以下用法：

- 1) NSS 由软件控制：此时 SSM 被置位，内部 NSS 信号由 SSI 决定输出高还是低，这种情况一般用于 SPI 主模式；
- 2) NSS 由硬件控制：在 NSS 输出使能时，即 SSOE 置位时，在 SPI 主机向外发送输出时会主动拉低 NSS 引脚，如果没有成功拉低 NSS 脚，说明主线上有其他主设备正在通信，则会产生一个硬件错误；SSOE 不置位，则可以用于多主机模式，如果它被拉低则会强行进入从机模式，MSTR 位会被自动清除。

可以通过 CPHA 和 CPOL 配置 SPI 的工作模式。CPHA 置位表示模块在时钟的第二个边沿进行数据采样，数据被锁存，CPHA 不置位表示 SPI 模块在时钟的第一个边沿进行采样，数据被锁存。CPOL 则表示无数据时时钟保持高电平还是低电平。

主机和设备需要设置为相同的 SPI 模式，在配置 SPI 模式前，需要清除 SPE 位。DEF 位可以决定 SP 的单个数据长度是 8 位还是 16 位。LSBFIRST 可以控制单个数据字是高位在前还是低位在前。

表 16-1 SPI 模式区分

	模式 0	模式 1	模式 2	模式 3
CPOL	0	1	1	1
CPHA	0	0	0	1

## 16.2.2 主模式

在 SPI 模块工作在主模式时，由 SCK 产生串行时钟。配置成主模式进行以下步骤：

配置控制寄存器的 BR[2:0]域来确定时钟；

配置 CPOL 和 CPHA 位来确定 SPI 模式；

配置 DEF 确定数据字长；

配置 LSBFIRST 确定帧格式；

配置 NSS 引脚，比如置 SSOE 位让硬件去置 NSS。也可以置 SSM 位并把 SSI 位置高；

置 MSTR 位和 SPE 位，需要保证 NSS 此时已经是高。

需要发送数据时只需要向数据寄存器写要发送的数据就行了。SPI 会从发送缓冲区并行地把数据送到移位寄存器，然后按照 LSBFIRST 的设置将数据从移位寄存器发出去，当数据已经到了移位寄存器时，TXE 标志会被置位，如果已经置位了 TXEIE，那么会产生中断。如果 TXE 标志位置位需要向数据寄存器里填数据，维持完整的数据流。

当接收器接收数据时，当数据字的最后一个采样时钟沿到来时，数据从移位寄存器并行地转移到接收缓冲区，RXNE 位被置位，如果之前置位了 RXNEIE 位，还会产生中断。此时应该尽快读取数据寄存器取走数据。

图 16-2 SPI 主模式读写模式 0




图 16-3 SPI 主模式读写模式 1




图 16-4 SPI 主模式读写模式 2





图 16-5 SPI 主模式读写模式 3



### 16.2.3 从模式

当 SPI 模块工作在从模式时，SCK 用于接收主机发来的时钟，自身的波特率设置无效。配置成从模式的步骤如下：

配置 DEF 位设置数据位长度；

配置 CPHA 匹配主机工作模式；

根据收发的配置和 CPOL 来决定 SPI 的工作模式；

若需要在从模式进行发送，则需要将 CPOL 置位，配置为模式 2 或模式 3，主机根据需要更改配置；

若只需要在从模式进行接收，则只需要匹配主机 CPOL 模式即可；

配置 LSBFIRST 匹配主机数据帧格式；

硬件管理模式，NSS 管脚需要保持为低电平，如果设置 NSS 为软件管理（SSM 置位），那么请保持 SSI 不被置位；

清除 MSTR 位，置 SPE 位，开启 SPI 模式。

在发送时，当 SCK 出现第一个从机接收采样沿时，从机开始发送。发送的过程就是发送缓冲区的数据移到发送移位寄存器，当发送缓冲区的数据移到了移位寄存器之后，会置位 TXE 标志，如果之前置位了 TXEIE 位，那么会产生中断。

在接收时，最后一个时钟采样沿之后，RXNE 位被置位，移位寄存器接收到的字节被转移到接收缓冲区，读数据寄存器的读操作可以获得接收缓冲区里的数据。如果在 RXNE 置位之前 RXNEIE 已经被置位，那么会产生中断。

图 16-6 SPI 从模式读模式 0




图 16-7 SPI 从模式读模式 1




图 16-8 SPI 从模式读写模式 2





图 16-9 SPI 从模式读写模式 3



### 16.2.4 单工模式

SPI 接口可以工作在半双工模式，即主设备使用 MOSI 引脚，从设备使用 MISO 引脚进行通讯。使用半双工通讯时需要把 BIDIMODE 置位，使用 BIDIOE 控制传输方向。

在正常全双工模式下将 RXONLY 位置位可以将 SPI 模块设置为仅仅接收的单工模式，在 RXONLY 置位之后会释放一个数据脚，主模式和从模式释放的引脚并不相同。也可以不理睬接收的数据将 SPI 置成只发送的模式。

### 16.2.5 CRC

SPI 模块使用 CRC 校验保证全双工通信的可靠性，数据收发分别使用单独的 CRC 计算器。CRC 计算的多项式由多项式寄存器决定，对于 8 位数据宽度和 16 位数据宽度，会分别使用不同的计算方法。

设置 CRCEN 位会启用 CRC 校验，同时会使 CRC 计算器复位。在发送完最后一个数据字节后，置 CRCNEXT 位会在当前字节发送结束后发送 TXCRCR 计算器的计算结果，同时最后接收到的接收移位寄

寄存器的值如果与本地算出来的 RXCRCR 的计算值不相符，那么 CRCERR 位会被置位。使用 CRC 校验需要在配置 SPI 工作模式时设置多项式计算器并置 CRGEN 位，并在最后一个字或半字置 CRCNEXT 位发送 CRC 并进行接收 CRC 的校验。注意，收发双方的 CRC 计算多项式应该统一。

### 16.2.6 DMA

SPI 模块支持使用 DMA 加快数据通讯速度，可以使用 DMA 向发送缓冲区填写数据，或使用 DMA 从接收缓冲区及时取走数据。DMA 会以 RXNE 和 TXE 为信号及时取走或发来数据。DMA 也可以工作在单工或加 CRC 校验的模式。

### 16.2.7 错误

#### ● 主模式失效错误

当 SPI 工作在 NSS 引脚硬件管理模式，发生了外部拉低 NSS 引脚的操作；或在 NSS 引脚软件管理模式，SSI 位被清零；或 SPE 位被清零，导致 SPI 被关闭；或 MSTR 位被清零，SPI 进入从模式。如果 ERRIE 位已经被置位，还会产生中断。清除 MODF 位步骤：首先执行一次对 R16\_SPI1\_STATR 的读或写操作，然后写 R16\_SPI1\_CTLR1。

#### ● 溢出错误

如果主机发送了数据，而从设备的接收缓冲区中还有未读取的数据，就会发生溢出错误，OVR 位被置位，如果 ERRIE 被置位还会产生中断。发送溢出错误应该重新开始当前传输。读取数据寄存器再读取状态寄存器会消除此位。

#### ● CRC 错误

当接收到的 CRC 校验字和 RXCRCR 的值不匹配时，会产生 CRC 校验错误，CRCERR 位会被置位。

### 16.2.8 中断

SPI 模块的中断支持五个中断源，其中发送缓冲区空、接收缓冲区非空这两个事件分别会置位 TXE 和 RXNE，在分别置位了 TXEIE 和 RXNEIE 位的情况下会产生中断。除此之外上面提到的三种错误也会产生中断，分别是 MODF、OVR 和 CRCERR，在使能了 ERRIE 位之后，这三种错误也会产生错误中断。

## 16.3 寄存器描述

表 16-2 SPI 相关寄存器列表

名称	访问地址	描述	复位值
R16_SPI1_CTLR1	0x40013000	SPI 控制寄存器 1	0x0000
R16_SPI1_CTLR2	0x40013004	SPI 控制寄存器 2	0x0000
R16_SPI1_STATR	0x40013008	SPI 状态寄存器	0x0002
R16_SPI1_DATAR	0x4001300C	SPI 数据寄存器	0x0000
R16_SPI1_GRCR	0x40013010	SPI 多项式寄存器	0x0007
R16_SPI1_RRCR	0x40013014	SPI 接收 CRC 寄存器	0x0000
R16_SPI1_TRCR	0x40013018	SPI 发送 CRC 寄存器	0x0000
R16_SPI1_HSCR	0x40013024	SPI 高速控制寄存器	0x0000

#### 16.3.1 SPI 控制寄存器 1 (SPI1\_CTLR1)

偏移地址：0x00

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

BIDI MODE	BIDI OE	CRCEN	CRC NEXT	DFF	RX ONLY	SSM	SSI	LSB FIRST	SPE	BR[2:0]	MSTR	CPOL	CPHA
--------------	------------	-------	-------------	-----	------------	-----	-----	--------------	-----	---------	------	------	------

位	名称	访问	描述	复位值
15	BIDIMODE	RW	单向数据模式使能位。 1: 选择单线双向模式; 0: 选择双线双向模式。	0
14	BIDIOE	RW	单线输出使能位, 和 BIDIMODE 配合使用。 1: 使能输出, 仅发送; 0: 禁止输出, 仅接收。	0
13	CRCEN	RW	硬件 CRC 校验使能位, 该位只能在 SPE 为 0 时写入, 该位只能在全双工模式下使用。 1: 启动 CRC 计算; 0: 禁止 CRC 计算。	0
12	CRCNEXT	RW	在接下来的一次数据传输后, 发送 CRC 寄存器的值。这位应该在向数据寄存器写入最后一个数据后立刻置位。 1: 发送 CRC 校验结果; 0: 继续发送数据寄存器的数据。	0
11	DFF	RW	数据帧长度位, 此位只能在 SPE 为 0 时写入。 1: 使用 16 位数据长度进行收发; 0: 使用 8 位数据长度进行收发。	0
10	RXONLY	RW	双线模式下只接收位, 该位和 BIDIMODE 配合使用。置此位可以让设备只接收不发送。 1: 只接收, 单工模式; 0: 全双工模式。	0
9	SSM	RW	片选引脚管理位, 此位决定 NSS 引脚的电平由硬件还是软件控制。 1: 软件控制 NSS 引脚; 0: 硬件控制 NSS 引脚。	0
8	SSI	RW	片选引脚控制位, 在 SSM 置位的情况下, 此位决定 NSS 引脚的电平。 1: NSS 为高电平; 0: NSS 为低电平。	0
7	LSBFIRST	RW	帧格式控制位。不可以在通讯时修改此位。 1: 先发送 LSB; 0: 先发送 MSB。	0
6	SPE	RW	SPI 使能位。 1: 启用 SPI; 0: 禁用 SPI。	0
[5:3]	BR[2:0]	RW	波特率设置域, 在通讯时不可以修改此域。 000: $F_{HCLK}/2$ ;            001: $F_{HCLK}/4$ ; 010: $F_{HCLK}/8$ ;            011: $F_{HCLK}/16$ ; 100: $F_{HCLK}/32$ ;          101: $F_{HCLK}/64$ ; 110: $F_{HCLK}/128$ ;        111: $F_{HCLK}/256$ 。	0

			注：此位仅适用于 HSRXEN 位为 0 的情况；当 HSRXEN 位为 1 时，SCK 频率为 $F_{HCLK}/(BR+2)$ 。	
2	MSTR	RW	主从设置位，在通讯时不可以修改此位。 1：配置为主设备； 0：配置为从设备。	0
1	CPOL	RW	时钟极性选择位，在通讯时不可以修改此位。 1：空闲状态时，SCK 保持高电平； 0：空闲状态时，SCK 保持低电平。 注：当使用 SPI 从模式发送数据时，应置此位为 1，选择模式 2 或模式 3。	0
0	CPHA	RW	时钟相位设置位，在通讯时不可以修改此位。 1：数据采样从第二个时钟沿开始； 0：数据采样从第一个时钟沿开始。	0

### 16.3.2 SPI 控制寄存器 2 (SPI1\_CTLR2)

偏移地址：0x04

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								TXEIE	RXNEIE	ERRIE	Reserved	SSOE	TXDMAEN	RXDMAEN	

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
7	TXEIE	RW	发送缓冲区空中断使能位。置此位允许 TXE 被置位时产生中断。	0
6	RXNEIE	RW	接收缓冲区非空中断使能位。置此位允许 RXNE 被置位时产生中断。	0
5	ERRIE	RW	错误中断使能位。置此位允许在产生错误 (CRCERR, OVR, MODF) 时产生中断。	0
[4:3]	Reserved	RO	保留。	0
2	SSOE	RW	SS 输出使能。禁止 SS 输出可以工作在多主模式下。 1：使能 SS 输出； 0：禁止主模式下的 SS 输出。	0
1	TXDMAEN	RW	发送缓冲区 DMA 使能位。 1：启用发送缓冲区 DMA； 0：禁用发送缓冲区 DMA。	0
0	RXDMAEN	RW	接收缓冲区 DMA 使能位。 1：启用接收缓冲区 DMA； 0：禁用接收缓冲区 DMA。	0

### 16.3.3 SPI 状态寄存器 (SPI1\_STATR)

偏移地址：0x08

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								BSY	OVR	MODF	CRC	Reserved	TXE	RXNE	



				ERR			
--	--	--	--	-----	--	--	--

位	名称	访问	描述	复位值
[15:8]	Reserved	RO	保留。	0
7	BSY	RO	忙标志位, 该位由硬件置位或复位。 1: SPI 正在通讯, 或发送缓冲区非空; 0: SPI 不在通讯。	0
6	OVR	RWO	溢出标志位, 该位由硬件置位, 软件复位。 1: 出现溢出错误; 0: 没有出现溢出错误。	0
5	MODF	RO	模式错误标志位, 该位由硬件置位, 软件复位。 1: 出现了模式错误; 0: 没有出现模式错误。	0
4	CRCERR	RWO	CRC 错误标志位, 该位由硬件置位, 软件复位。 1: 收到的 CRC 值与 RCRCR 的值不一致; 0: 收到的 CRC 值与 RCRCR 的值一致。	0
[3:2]	Reserved	RO	保留。	0
1	TXE	RO	发送缓冲区为空标志位。 1: 发送缓冲区为空; 0: 发送缓冲区非空。	1
0	RXNE	RO	接收缓冲区非空标志位。 1: 接收缓冲区非空; 0: 接收缓冲区为空。 注: 读 DATAR, 自动清零。	0

#### 16.3.4 SPI 数据寄存器 (SPI1\_DATAR)

偏移地址: 0x0C

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

DR[15:0]
----------

位	名称	访问	描述	复位值
[15:0]	DR[15:0]	RW	数据寄存器。数据寄存器用于存放接收到的数据或预存将要发送出去的数据, 因此数据寄存器的读写实际上是对应操作不同的区域, 其中读对用接收缓冲区, 写对应发送缓冲区。数据的接收和发送可以是 8 位或者 16 位的, 需要在传输之前就确定使用多少位的数据。使用 8 位进行数据传输时, 只有数据寄存器的低 8 位被使用, 接收时高 8 位强制为 0。使用 16 位数据结构则会使全部 16 位数据寄存器被使用。	0

#### 16.3.5 SPI 多项式寄存器 (SPI1\_GRCR)

偏移地址: 0x10

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CRCPOLY[15:0]

位	名称	访问	描述	复位值
[15:0]	CRCPOLY[15:0]	RW	CRC 多项式。此域定义 CRC 计算用到的多项式。	7h

### 16.3.6 SPI 接收 CRC 寄存器 (SPI1\_RRCRCR)

偏移地址: 0x14

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

RXCRC[15:0]

位	名称	访问	描述	复位值
[15:0]	RXCRC[15:0]	RO	接收 CRC 值。存储着计算出来的接收到的字节的 CRC 校验的结果。对 CRCEN 置位会复位该寄存器。计算方法使用 CRCPOLY 用到的多项式。8 位模式下只有低 8 位参与计算, 16 位模式下全部 16 位都会参与计算。需要在 BSY 为 0 时去读取这个寄存器。	0

### 16.3.7 SPI 发送 CRC 寄存器 (SPI1\_TRCRCR)

偏移地址: 0x18

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

TXCRC[15:0]

位	名称	访问	描述	复位值
[15:0]	TXCRC[15:0]	RO	发送 CRC 值。存储着计算出来的已经发送出去的字节的 CRC 校验的结果。对 CRCEN 置位会复位该寄存器。计算方法使用 CRCPOLY 用到的多项式。8 位模式下只有低 8 位参与计算, 16 位模式下全部 16 位都会参与计算。需要在 BSY 为 0 时去读取这个寄存器。	0

### 16.3.8 SPI 高速控制寄存器 (SPI1\_HSCR)

偏移地址: 0x24

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved

HSRX  
EN

位	名称	访问	描述	复位值
[15:1]	Reserved	RO	保留。	0
0	HSRXEN	RW	SPI 高速模式下读使能: 1: 使能高速读模式;	0

		0: 关闭高速读模式。	
--	--	-------------	--

## 第 17 章 运放（OPA）和比较器（CMP）

本章 OPA 模块描述只适用于 CH32V005、CH32V006、CH32V007 和 CH32M007 产品，其中 CH32V005 产品无 OPA 轮询功能；本章 CMP 模块描述只适用于 CH32V007 和 CH32M007 产品。

该模块包含 1 个可独立配置的运算放大器（OPA 或 PGA）和 1 个可独立配置的电压比较器（CMP1），以及一个和运算放大器联合使用的电压比较器（CMP2），其中运算放大器（OPA 或 PGA）支持增益选择，也可改用于电压比较器。

运算放大器的输入和输出可连接至 I/O 口，且输入通道（引脚）和增益可选择，输出通道可选择配置到通用 I/O 口，额外还有一个内部输出通道直连到 ADC 内部通道，支持将外部模拟小信号放大送入 ADC 以实现小信号 ADC 转换。支持高速模式，可通过设置高速模式提高压摆率。

每个电压比较器的输入和输出均连接至 I/O 口，且输入引脚可选择，输出引脚可选择配置到通用 I/O 口或复用为 TIM 内部采样通道（不占用 I/O 引脚）。

### 17.1 主要特征

- OPA 输入通道（引脚）可选择
- OPA 输出通道可选择通用 I/O 口、内部输出通道直连到 ADC 内部通道
- OPA 支持正端输入轮询功能
- OPA 支持单端 PGA、差分 PGA，支持 PGA 增益选择
- CMP1 输入引脚可选择
- CMP 输出引脚可选择通用 I/O 口或 TIM 内部采样通道
- 1 个中断向量

### 17.2 功能描述

#### 17.2.1 运放 OPA

在 OPA\_CTLR1 寄存器中：配置 OPA\_EN1 位，可启用 OPA1；配置 MODE1 位可选择 OPA1 的输出通道；配置 PSEL1 位，可选择 OPA1 的正端输入引脚；配置 NSEL1 位可选择 OPA1 的负端输入通道、或作为 PGA 使用时的增益。

在 OPA\_CTLR1 寄存器中：配置 OPA\_HS1 位可开启 OPA1 高速模式，压摆率提高至  $40V/\mu s$ ；配置 PGADIF 位可开启差分输入 PGA 模式；配置 VBEN 位可开启偏置功能 PGA 模式，同时可与 VBCMPSEL 及 OPA\_CTLR2 寄存器中的 CMP\_EN2 位配合，将 OPA 输出与偏置电压比较后输出。


图 17-1 OPA 结构图

### 17.2.1.1 OPA 单端输入

在 OPA\_CTLR1 寄存器中：配置 PSEL1 位选择 OPA1 正负端引脚输入；配置 MODE1 位选择 OPA1 正负端引脚输出，且对应引脚配置为模拟输入，OPA\_EN1 位置 1 使能 OPA1 后，外部引脚即可内部链接 OPA1。

注：使用独立 OPA1 时可选择外部接入反馈电阻。

图 17-2 OPA 单端输入示意图



配置操作：

1. 解锁 OPA：

向 OPA\_KEY 寄存器写入 KEY1 = 0x45670123（第 1 步必须是 KEY1）；

向 OPA\_KEY 寄存器写入 KEY2 = 0xCDEF89AB（第 2 步必须是 KEY2）。

2. 选择 OPA 引脚：

在 OPA\_CTLR1 寄存器中：配置 PSEL1 位为 00b (PA2)；NSEL1 位为 000b (PA1)；MODE1 位为 00b (PD4)。

3. 在 OPA\_CTLR1 寄存器中：配置 OPA\_EN1 位为 1，使能 OPA1。

### 17.2.1.2 OPA 内置可编程 PGA

在 OPA\_CTLR1 寄存器中：配置 PGADIF 位为 0，选择 OPA 单端模式，使负端输入内部接地；配置 NSEL1 位为 011b/100b/101b/110b，PGA 增益为：4/8/16/32，且 FB\_EN1 位置 1，使能内部反馈电阻；配置 PSEL1 位选择正端输入；配置 OPA\_EN1 位为 1，使能 OPA1。

注：

- 1) 在内部可编程 PGA 模式中，外部引脚只需 OPA 正端输入与输出，负端输入默认为内部接地。
- 2) 选择增益后，为了避免输出饱和，输入电压应低于 VDD 除以增益倍数。

图 17-3 OPA 内部可编程 PGA 示意图

配置操作：

1. 解锁 OPA：

向 OPA\_KEY 寄存器写入 KEY1 = 0x45670123（第 1 步必须是 KEY1）；

向 OPA\_KEY 寄存器写入 KEY2 = 0xCDEF89AB（第 2 步必须是 KEY2）。

2. 选择 OPA 引脚：

在 OPA\_CTLR1 寄存器中：配置 PSEL1 位为 00b (PA2)；NSEL1 位为 011b，且 FB\_EN1 位置 1，使能内部反馈电阻；MODE1 位为 00b (PD4)。

3. 在 OPA\_CTLR1 寄存器中：配置 OPA\_EN1 位为 1，使能 OPA1。

### 17.2.1.3 OPA 差分输入

在 OPA\_CTLR1 寄存器中：配置 PGADIF 位为 1，选择 OPA 差分输入 PGA 模式，此时负端输入为 PA4；配置 NSEL1 位 011b/100b/101b/110b，PGA 增益为：4/8/16/32，且 FB\_EN1 位置 1，使能内部反馈电阻；配置 PSEL1 位选择正端输入；配置 OPA\_EN1 位为 1，使能 OPA1。

图 17-4 OPA 差分输入示意图

### 17.2.1.4 OPA 自偏置差分 PGA

当 OPA 使用差分 PGA 时，可增加偏置电压，并将输出电压接入 CMP2 的正端输入，再与负端的参考电压比较后输出。

在 OPA\_CFGR2 寄存器中：配置 RST\_EN2 位为 1，使能 CMP2 复位功能，当 CMP 输出为高电平时复位系统；或配置 OPA\_CTLR2 寄存器的 BKIN\_CFG 位为 10b，作为 TIM1 的刹车源。

图 17-5 OPA 自偏置差分 PGA 输入示意图

**配置操作：****1. 解锁 OPA：**

向 OPA\_KEY 寄存器写入 KEY1 = 0x45670123（第 1 步必须是 KEY1）；

向 OPA\_KEY 寄存器写入 KEY2 = 0xCDEF89AB（第 2 步必须是 KEY2）。

**2. 选择 OPA 引脚：**

在 OPA\_CTLR1 寄存器中：配置 OPA\_EN1 位为 1，使能 OPA1；配置 PSEL1 位为 00b (PA2)；NSEL 为 011b，且 FB\_EN1 位置 1，使能内部反馈电阻；MODE1 为 00b (PD4)。

3. 配置 VBEN 为 1b，使能输出电压偏置；VBSEL 为 0b，选择 PGA 输出参考电压。

**4. CMP 解锁：**

向 CMP\_KEY 寄存器写入 KEY1 = 0x45670123（第 1 步必须是 KEY1）；

向 CMP\_KEY 寄存器写入 KEY2 = 0xCDEF89AB（第 2 步必须是 KEY2）。

5. 在 OPA\_CTLR1 寄存器中：配置 VBCMPSEL 位为 00b，给定 CMP2 负端参考电压值。

6. 在 OPA\_CFGR2 寄存器中：配置 BKIN\_CFG 为 10b，作为 TIM1 的刹车源。

7. 在 OPA\_CFGR2 寄存器中：配置 CMP\_EN2 位为 1，使能 CMP2。

根据图 17-5 给出了 OPA 输出偏置电压  $V_{B_{OPAOUT}}$ 、OPA 输出交流增益  $Gain_{OPAOUT}$ 、CMP 负端电压  $V_{B_{CMP}}$  的计算方法，如表 17-1、表 17-2、表 17-3 所示：

表 17-1 OPA 输出偏置电压  $V_{B_{OPAOUT}}$ 

VBSEL	$V_{B_{OPAOUT}}$
VBSEL=0	$(VDD+VREF)/2$
VBSEL=1	$VDD/4+VREF*3/4$

表 17-2 OPA 输出交流增益  $Gain_{OPAOUT}$ 

VBSEL	$Gain_{OPAOUT}$
VBSEL=0	$((R1+R2)/R1)-0.5$
VBSEL=1	$((R1+R2)/R1)-0.25$

表 17-3 CMP 负端电压  $V_{B_{CMP}}$



VBCMPSEL	$V_{B_{CMP}}$
VBCMPSEL=00	$VDD*30/33+VINP*3/33$
VBCMPSEL=01	$VDD*29/33+VINP*4/33$
VBCMPSEL=10	$VDD*28/33+VINP*5/33$


对于 VREF 未知的应用，可采用如下类似方式得到交流增益：

- 1) NSEL=011b，操作上述 1~7，ADC 采样 OPA\_OUT 得到 ADC1。
- 2) NSEL=100b，重复操作上述 1~7，ADC 采样 OPA\_OUT 得到 ADC2。
- 3) 则  $V_i = (ADC2 - ADC1) / 4$ 。

### 17.2.1.5 CMP2 独立偏置模式

当 CMP2 单独使用时可独立增加 CMP2 负端偏置电压，并与 OPA1\_OUT 结果比较后输出。在 OPA\_CFGR2 寄存器中：配置 RST\_EN2 位为 1，使能 CMP2 复位功能，当 CMP 输出为高电平时复位系统；或配置 OPA\_CTLR2 寄存器的 BKIN\_CFG 位为 10b，作为 TIM1 的刹车源。

图 17-6 CMP2 独立偏置模式示意图



配置操作：

#### 1. 解锁 OPA：

- 向 OPA\_KEY 寄存器写入 KEY1 = 0x45670123（第 1 步必须是 KEY1）；
- 向 OPA\_KEY 寄存器写入 KEY2 = 0xCDEF89AB（第 2 步必须是 KEY2）。

#### 2. 选择 OPA 引脚：

- 在 OPA\_CTLR1 寄存器中：配置 OPA\_EN1 位为 1，使能 OPA1。

#### 3. 配置 VBEN 为 0b，使能输出电压偏置。

#### 4. CMP 解锁：

- 向 CMP\_KEY 寄存器写入 KEY1 = 0x45670123（第 1 步必须是 KEY1）；
- 向 CMP\_KEY 寄存器写入 KEY2 = 0xCDEF89AB（第 2 步必须是 KEY2）。

#### 5. 在 OPA\_CTLR1 寄存器中：配置 VBCMPSEL 位为 00b，给定 CMP2 负端参考电压值。


#### 6. 在 OPA\_CFGR2 寄存器中：配置 BKIN\_CFG 为 10b，作为 TIM1 的刹车源。

#### 7. 在 OPA\_CFGR2 寄存器中：配置 CMP\_EN2 位为 1，使能 CMP2。

## 17.2.2 运放正输入端轮询

OPA 的 P 端可从 OPA\_P0/OPA\_P1/OPA\_P2/OPA\_P3 中选择, 可通过 OPA\_CFGR1 寄存器中的 POLL1\_NUM 来配置轮询的通道数量, 至多可选 3 个通道; OPA 的轮询功能可实现定时依次选择 OPA\_P0/OPA\_P1/OPA\_P2/OPA\_P3, 轮流选中所有的 P 端; 可通过配置 OPA\_CFGR1 寄存器中的 POLL\_CHx 位来设置 OPA 轮询顺序, 配置 POLL\_EN 位可打开 OPA1 正端轮询。

图 17-7 OPA 轮询时序图 1




T<sub>OPASETUP</sub>: OPA 建立时间。

T<sub>ADCSMP</sub>: ADC 采样时间。

T<sub>ADCCONV</sub>: ADC 转换时间。

如图 17-7, 在 AUTO\_ADC\_CFG 位配置为 0 时, 配置的轮询触发事件发生后, 经过 T<sub>OPASETUP</sub>, ADC 开始采样, 在采样完成后, 轮询通道切换, 再经过 T<sub>OPASETUP</sub> (注: 设置 OPA 建立时间需大于 ADC 转换时间), 进行下一次 ADC 采样, 重复 ADC 采样后的流程。

图 17-8 OPA 轮询时序图 2



T<sub>OPASETUP</sub>: OPA 建立时间。

T<sub>ADCSMP</sub>: ADC 采样时间。

T<sub>ADCCONV</sub>: ADC 转换时间。

如图 17-8, 在 AUTO\_ADC\_CFG 位配置为 1 时, 配置的轮询触发事件发生后, 经过 T<sub>OPASETUP</sub>, ADC 开始采样, 在采样完成后, 轮询通道切换; 等待后续轮询触发事件再次发生后重复上述流程。

使用建议: 实际使用时, 若 ADC 转换时间大于 OPA 建立时间, 建议 AUTO\_ADC\_CFG 位配置为 1 同时配合 ADC 扫描模式使用; 若 ADC 转换时间小于 OPA 建立时间, 建议 AUTO\_ADC\_CFG 位配置为 0 同时配合 ADC 单次模式使用。


### 17.2.3 比较器 CMP

置位 OPA\_CTLR2 寄存器中的 CMP\_ENx，即可使能对应的 CMPx。

在 OPA\_CTLR2 寄存器中：配置 MODE1 位可选择 CMP1 的输出通道；配置 PSEL1，可选择 CMP1 的正端输入引脚；配置 NSEL1，可选择 CMP1 的负端输入引脚。

CMP2 正端输入引脚来自 OPA1 输出，可通过 OPA\_CTLR1 寄存器中的 MODE1 位进行选择通道；负端参考电压由 OPA\_CTLR 寄存器中的 VBCMPSEL 位控制，且仅在 VBEN=1 时有效。CMP2 的输出作为 TIM1 的刹车源。

图 17-9 CMP 结构图



## 17.3 寄存器描述

表 17-4 OPA 相关寄存器列表

名称	访问地址	描述	复位值
R32_OPA_CFGR1	0x40024000	OPA 配置寄存器 1	0x00000000
R32_OPA_CTLR1	0x40024004	OPA 控制寄存器 1	0x800C0736
R32_OPA_CFGR2	0x40024008	OPA 配置寄存器 2	0x00000000
R32_OPA_CTLR2	0x4002400C	OPA 控制寄存器 2	0x80000078
R32_OPA_KEY	0x40024010	OPA 解锁键寄存器	0xFFFFFFFF
R32_CMP_KEY	0x40024014	CMP 解锁键寄存器	0xFFFFFFFF
R32_POLL_KEY	0x40024018	POLL 上锁键寄存器	0xFFFFFFFF

### 17.3.1 OPA 配置寄存器 1 (OPA\_CFGR1)

偏移地址：0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
POLL_LOCK	Reserved			POLL_SEL			POLL_SWSTR	Reserved		POLL_CH3	POLL_CH2	POLL_CH1			
Reserved	IF_OUT_POL_L_CH3	IF_OUT_POL_L_CH2	IF_OUT_POL_L_CH1	Reserved	NMI_EN	Reserved	IE_OUT1	AUTO_ADC_CFG	SETUP_CFG	RST_EN1	POLL1_NUM	Reserved	POLL_EN		

位	名称	访问	描述	复位值
31	POLL_LOCK	RO	POLL 锁： 1: POLL 上锁；	0

			0: POLL 解锁。 注: 模块不复位, 该位无法解锁。	
[30:28]	Reserved	RO	保留。	0
[27:25]	POLL_SEL	RW	OPA 轮询触发事件选择: 000: 软件配置; 001: TIM1_CH4; 010: TIM2_CH4; 011: TIM3_CH1; 100: TIM3_CH2; 其他: 保留。	0
24	POLL_SWSTRT	WO	启动 OPA 轮询, 需要设置软件触发。 1: 启动 OPA 轮询; 0: 复位状态。 此位由软件置位, 轮询开始后硬件清 0。	0
[23:22]	Reserved	RO	保留。	0
[21:20]	POLL_CH3	RW	OPA 轮询顺序: 配置第 3 个轮询通道。	0
[19:18]	POLL_CH2	RW	OPA 轮询顺序: 配置第 2 个轮询通道。	0
[17:16]	POLL_CH1	RW	OPA 轮询顺序: 配置第 1 个轮询通道。	0
15	Reserved	RO	保留。	0
14	IF_OUT_POLL_CH3	RWO	第 3 个轮询通道轮询到 OPA1 输出为高电平的中断标志: 1: OPA 输出为高电平; 0: 无效。	0
13	IF_OUT_POLL_CH2	RWO	第 2 个轮询通道轮询到 OPA1 输出为高电平的中断标志: 1: OPA 输出为高电平; 0: 无效。	0
12	IF_OUT_POLL_CH1	RWO	第 1 个轮询通道轮询到 OPA1 输出为高电平的中断标志: 1: OPA 输出为高电平; 0: 无效。	0
11	Reserved	RO	保留。	0
10	NMI_EN	RW	OPA 连接 NMI 中断使能: 1: 开启; 0: 关闭。	0
9	Reserved	RO	保留。	0
8	IE_OUT1	RW	OPA1 中断使能: 1: 开启中断使能; 0: 关闭中断使能。	0
7	AUTO_ADC_CFG	RW	OPA 轮询自动触发 ADC 转换配置位: 1: 轮询功能下, ADC 采样结束后, OPA 切换通道; 0: 轮询功能下, ADC 采样结束后, OPA 切换通道, 经过	0

			SETUP_CFG 设定时间后自动触发 ADC 转换。	
[6:5]	SETUP_CFG	RW	OPA 建立时间配置，建立时间之后将触发 ADC 转换： 00、10: 0.5 $\mu$ s； 01: 0.312 $\mu$ s； 11: 0.77 $\mu$ s。	0
4	RST_EN1	RW	OPA1 复位系统使能： 1: 开启 OPA1 复位功能，OPA1 轮询结果为高电平时将复位系统； 0: 关闭 OPA1 复位功能。	0
[3:2]	POLL1_NUM	RW	配置 OPA1 轮询的正端个数： 00: 轮询 1 个通道； 01: 轮询 2 个通道； 10: 轮询 3 个通道； 11: 保留。 注：轮询顺序可配置。	0
1	Reserved	RO	保留。	0
0	POLL_EN	RW	OPA1 正端轮询使能： 1: 打开 OPA1 正端轮询使能； 0: 关闭 OPA1 正端轮询使能。	0

### 17.3.2 OPA 控制寄存器 1 (OPA\_CTLR1)

偏移地址：0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
OPA_LOCK	Reserved										OPA_HS1	VBCMPSEL	VBSEL	VBEN		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Reserved			PGADIF	FB_EN1	NSEL1			Reserved	PSEL1	Reserved	MODE1	OPA_EN1				

位	名称	访问	描述	复位值
31	OPA_LOCK	RW1	OPA 锁（写 1 上锁，写 0 无效）： 1: OPA 上锁； 0: OPA 解锁。	1
[30:21]	Reserved	RO	保留。	0
20	OPA_HS1	RW	OPA1 高速模式使能： 1: 使能，压摆率提高至 40V/ $\mu$ s； 0: 关闭。	0
[19:18]	VBCMPSEL	RW	给定 CMP2 负端参考电压，仅 VBEN=1 有效： 00、01、10: 详见表 17-3； 11: 关断。	11b
17	VBSEL	RW	PGA 模式，正端参考电压选择： 1: VDD/4； 0: VDD/2。	0
16	VBEN	RW	PGA 模式，正端参考电压使能：	0

			1: 使能; 0: 关闭。	
[15:13]	Reserved	RO	保留。	0
12	PGADIF	RW	OPA 配合 NSEL1 作为 PGA 使用, 且 N 端连接 OPA_CHN2 (PA4)。 1: 开启差分输入 PGA 模式; 0: 关闭差分输入 PGA 模式。	0
11	FB_EN1	RW	OPA1 内部反馈电阻使能: 1: 使能, 用作 PGA1, 反馈电阻约 192kΩ; 0: 禁止。 注: 当 NSEL1 控制位为 PGA 模式时, 此位必须置 1。	0
[10:8]	NSEL1	RW	OPA1 负端输入通道, 以及作为 PGA 使用时的增益选择: 000: OPA_CHN0 (PA1); 001: OPA_CHN1 (PD0); 011: PGA 模式, 无负端输入通道, 内部增益为 4; 100: PGA 模式, 无负端输入通道, 内部增益为 8; 101: PGA 模式, 无负端输入通道, 内部增益为 16; 110: PGA 模式, 无负端输入通道, 内部增益为 32; 010、111: 关断。	111b
[7:6]	Reserved	RO	保留。	0
[5:4]	PSEL1	RW	OPA1 正端(P 端)输入通道选择: 00: OPA_CHP0 (PA2); 01: OPA_CHP1 (PD7); 10: OPA_CHP2 (PD3); 11: OPA_CHP3 (PD1)。	11b
3	Reserved	RO	保留。	0
[2:1]	MODE1	RW	OPA1 输出通道选择: 00: PD4、内部 CMP2 正输入端; 01: PA5、内部 CMP2 正输入端; 1x: 内部 CMP2 正输入端。	11b
0	OPA_EN1	RW	OPA1 使能: 1: 使能; 0: 关闭。	0

### 17.3.3 OPA 配置寄存器 2 (OPA\_CFGR2)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved	POLL_CH3	POLL_CH2	POLL_CH1	POLL_VLU											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IF_CNT	IF_0 UT_P OLL_ CH3	IF_0 UT_P OLL_ CH2	IF_0 UT_P OLL_ CH1	Reserved	IE_CN T	IE_OU T1	Reserved	RST_ EN2	RST_ EN1	POLL_NUM	Reserved	POLL_ EN1			

位	名称	访问	描述	复位值
31	Reserved	RO	保留。	0
[30:29]	POLL_CH3	RW	CMP1 轮询顺序配置： 配置第 3 个轮询通道。	0
[28:27]	POLL_CH2	RW	CMP1 轮询顺序配置： 配置第 2 个轮询通道。	0
[26:25]	POLL_CH1	RW	CMP1 轮询顺序配置： 配置第 1 个轮询通道。	0
[24:16]	POLL_VLU	RW	配置 CMP1 正端轮询间隔： 轮询间隔 = (POLL_VLU + 1) * 1 μs。	0
15	IF_CNT	RWO	CMP1 轮询间隔结束标志： 1: 轮询间隔结束； 0: 无效。 写 0 清零、写 1 无效。	0
14	IF_OUT_POLL_CH3	RWO	第 3 个轮询通道轮询到 CMP1 输出为高电平的标志： 1: 轮询到 CMP1 输出为高电平； 0: 无效。 写 0 清零、写 1 无效。	0
13	IF_OUT_POLL_CH2	RWO	第 2 个轮询通道轮询到 CMP1 输出为高电平的标志： 1: 轮询到 CMP1 输出为高电平； 0: 无效。 写 0 清零、写 1 无效。	0
12	IF_OUT_POLL_CH1	RWO	第 1 个轮询通道轮询到 CMP1 输出为高电平的标志： 1: 轮询到 CMP1 输出为高电平； 0: 无效。 写 0 清零、写 1 无效。	0
[11:10]	Reserved	RO	保留。	0
9	IE_CNT	RW	CMP1 轮询间隔结束的中断使能： 1: 使能； 0: 关闭。	0
8	IE_OUT1	RW	CMP1 中断使能： 1: 使能； 0: 关闭。	0
[7:6]	Reserved	RO	保留。	0
5	RST_EN2	RW	CMP2 复位系统使能： 1: 使能 CMP2 复位功能，CMP2 输出为高电平时将复位系统； 0: 关闭。	0
4	RST_EN1	RW	CMP1 复位系统使能： 1: 使能 CMP1 复位功能，CMP1 输出为高电平时将复位系统； 0: 关闭。	0
[3:2]	POLL1_NUM	RW	配置 CMP1 轮询的正端个数： 00: 1 个通道；	0

			01: 2 个通道; 10: 3 个通道; 11: 保留。 注: 轮询顺序可配置。	
1	Reserved	R0	保留。	0
0	POLL_EN1	RW	CMP1 正端轮询使能: 1: 使能; 0: 关闭。	0

### 17.3.4 OPA 控制寄存器 2 (OPA\_CTLR2)

偏移地址: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CMP_LOCK	Reserved			BKIN_CFG	FILT_SEL	FILT_EN	Reserved								CMP_EN2
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							RMID1	HYEN1	PSEL1	NSEL1	MODE1	CMP_EN1			

位	名称	访问	描述	复位值
31	CMP_LOCK	RW1	CMP 锁 (写 1 上锁, 写 0 无效): 1: 上锁 CMP; 0: 解锁 CMP。	1
[30:28]	Reserved	R0	保留。	0
[27:26]	BKIN_CFG	RW	TIM1 刹车源配置: 00: I0; 01: CMP1; 10: CMP2; 11: OPA。	0
25	FILT_SEL	RW	CMP 输出数字滤波长度选择: 1: 0.5 $\mu$ s; 0: 0.33 $\mu$ s。	0
24	FILT_EN	RW	CMP 数字滤波使能: 1: 使能; 0: 关闭。	0
[23:17]	Reserved	R0	保留。	0
16	CMP_EN2	RW	CMP2 使能: 1: 使能; 0: 关闭。	0
[15:9]	Reserved	R0	保留。	0
8	RMID1	RW	CMP1 正输入通道虚拟中心点使能: 1: 使能; 0: 关闭。	0
7	HYEN1	RW	CMP1 作迟滞比较器开关: 1: 打开, $\pm 24$ mV;	0



			0: 关闭。	
[6:5]	PSEL1	RW	CMP1 正端输入通道选择: 00: COMP_CHP0 (PC5); 01: COMP_CHP1 (PB3); 10: COMP_CHP2 (PD2); 11: 无效。	11b
[4:3]	NSEL1	RW	CMP1 负端输入通道选择: 00: COMP_CHN0 (PC2); 01: COMP_CHN1 (PD5); 10: COMP_CHN2 (PA6); 11: 无效。	11b
[2:1]	MODE1	RW	CMP1 输出模式选择: 00: CMP1 结果从 PC0 输出; 01: CMP1 结果内部直连 TIM1_CH4; 10: CMP1 结果内部直连 TIM2_CH4; 11: 保留。	0
0	CMP_EN1	RW	CMP1 使能: 1: 使能; 0: 关闭。	0

### 17.3.5 OPA 解锁键寄存器 (OPA\_KEY)

偏移地址: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
OPA_KEY[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OPA_KEY[15:0]															

位	名称	访问	描述	复位值
[31:0]	OPA_KEY[31:0]	WO	OPA 键, 用于输入 OPA 的解锁键包括: KEY1 = 0x45670123; KEY2 = 0xCDEF89AB。	X

### 17.3.6 CMP 解锁键寄存器 (CMP\_KEY)

偏移地址: 0x14

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CMP_KEY[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CMP_KEY[15:0]															

位	名称	访问	描述	复位值
[31:0]	CMP_KEY[31:0]	WO	CMP 键, 用于输入 CMP 的解锁键包括: KEY1 = 0x45670123;	X

			KEY2 = 0xCDEF89AB。	
--	--	--	--------------------	--

### 17.3.7 POLL 上锁键寄存器 (POLL\_KEY)

偏移地址: 0x18

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

POLL_KEY[31:16]															
-----------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

POLL_KEY[15:0]															
----------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

位	名称	访问	描述	复位值
[31:0]	POLL_KEY[31:0]	WO	POLL 键, 用于输入 POLL 的上锁键包括: KEY1 = 0x45670123; KEY2 = 0xCDEF89AB。 上锁后只有系统复位才能解锁。	X

## 第 18 章 闪存及用户选择字（FLASH）

本章模块描述适用于 CH32V00X 微控制器全系列产品。

### 18.1 闪存组织

芯片内部闪存组织结构如下（以 CH32V006 为例）：

表 18-1 闪存组织结构

块	名称	地址范围	大小（字节）
主存储器	页 0	0x0800 0000 - 0x0800 00FF	256
	页 1	0x0800 0100 - 0x0800 01FF	256
	页 2	0x0800 0200 - 0x0800 02FF	256
	页 3	0x0800 0300 - 0x0800 03FF	256
	...	...	...
	页 247	0x0800 F700 - 0x0800 F7FF	256
信息块	启动程序代码	0x1FFF 0000 - 0x1FFF 0CFF	3K+256
	用户选择字	0x1FFF F800 - 0x1FFF F8FF	256

注：上述主存储器区域用于用户的应用程序存储，以 2K 字节（8 页）单位进行写保护划分。

### 18.2 闪存编程及安全性

#### 18.2.1 编程/擦除方式

- 快速编程：此方式采用页操作方式（推荐）。经过特定序列解锁后，执行单次 256 字节的编程及 256 字节擦除、1K 字节擦除（标准 1K 整片擦除同样适用于快速编程）。

#### 18.2.2 安全性-防止非法访问（读、写、擦）

- 页写入保护
- 读保护

芯片处于读保护状态下时：

- 1) 主存储器 0-7 页（2K 字节）自动写保护状态，不受 FLASH\_WPR 寄存器控制；解除读保护状态，所有主存储页都由 FLASH\_WPR 寄存器控制。
- 2) 系统引导代码区、SWD(SDI) 模式、RAM 区域都不可对主存储器进行擦除或编程，整片擦除除外。可擦除或编程用户选择字区域。如果试图解除读保护（编程用户字），芯片将自动擦除整片用户区。

注：进行闪存的编程/擦除操作时，必须打开内部 RC 振荡器（HSI）。

### 18.3 寄存器描述

表 18-2 FLASH 相关寄存器列表

名称	访问地址	描述	复位值
R32_FLASH_ACTLR	0x40022000	控制寄存器	0x00000000
R32_FLASH_KEYR	0x40022004	FPEC 键寄存器	0xFFFFFFFF
R32_FLASH_OBKEYR	0x40022008	OBKEY 寄存器	0xFFFFFFFF
R32_FLASH_STATR	0x4002200C	状态寄存器	0x0000B000
R32_FLASH_GTLR	0x40022010	配置寄存器	0x0000X080
R32_FLASH_ADDR	0x40022014	地址寄存器	0xFFFFFFFF

R32_FLASH_OBR	0x4002201C	选择字寄存器	0x0XXXXXXXX
R32_FLASH_WPR	0x40022020	写保护寄存器	0XXXXXXXX
R32_FLASH_MODEKEYR	0x40022024	扩展键寄存器	0XXXXXXXX
R32_FLASH_BOOT_MODEKEYR	0x40022028	解锁 BOOT 键寄存器	0XXXXXXXX

### 18.3.1 控制寄存器 (FLASH\_ACTLR)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved														LATENCY	

位	名称	访问	描述	复位值
[31:2]	Reserved	RO	保留。	0
[1:0]	LATENCY[1:0]	RW	FLASH 等待状态数。 00: 0 等待 (建议 $0 < \text{SYSCLK} \leq 15\text{MHz}$ ); 01: 1 等待 (建议 $15 < \text{SYSCLK} \leq 24\text{MHz}$ ); 10: 2 等待 (建议 $24 < \text{SYSCLK} \leq 48\text{MHz}$ ); 11: 保留。	0

### 18.3.2 FPEC 键寄存器 (FLASH\_KEYR)

偏移地址: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
KEYR[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KEYR[15:0]															

位	名称	访问	描述	复位值
[31:0]	KEYR[31:0]	WO	FPEC 键, 用于输入 FPEC 的解锁键包括: RDPRT 键 = 0x000000A5; KEY1 = 0x45670123; KEY2 = 0xCDEF89AB。	X

### 18.3.3 OBKEY 寄存器 (FLASH\_OBKEYR)

偏移地址: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
OBKEYR[31:16]															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OBKEYR[15:0]															

位	名称	访问	描述	复位值
---	----	----	----	-----

[31:0]	OBKEYR[31:0]	WO	选择字键，用于输入选择字键解除 OPTWRE。 KEY1 = 0x45670123; KEY2 = 0xCDEF89AB。 (注意：需要先解锁 FLASH)	X
--------	--------------	----	---	---

### 18.3.4 状态寄存器 (FLASH\_STATR)

偏移地址：0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BOOT_LOCK	BOOT_MODE	BOOT_STATUS	BOOT_AVA	Reserved			TURBO	FWAKE_FLAG	EOP	WRPRTERR	Reserved			BSY	

位	名称	访问	描述	复位值
[31:16]	Reserved	RO	保留。	0
15	BOOT_LOCK	RW	BOOT 锁。 1: 锁住，无法对 FLASH_STATR[14] 字段执行写操作； 0: 解锁，可以对 FLASH_STATR[14] 字段执行写操作。 注：写 1 置位，写 0 无效。	1
14	BOOT_MODE	RW	和 BOOT_AVA 结合可以控制用户区和 BOOT 区之间的切换。 1: 软件复位之后可以切换到 BOOT 区； 0: 软件复位之后可以切换到用户区。	0
13	BOOT_STATUS	RO	当前执行的程序来源： 1: 表示从 BOOT 区加载的程序； 0: 表示从用户区加载的程序。	1
12	BOOT_AVA	RO	初始化配置字状态。 1: 表示从 BOOT 区启动； 0: 不支持使用 BOOT 区。	X
[11:8]	Reserved	RO	保留。	0
7	TURBO	RO	TURBO 模式使能。 1: 表示处于 TURBO 模式； 0: 无影响。	0
6	FWAKE_FLAG	RWO	FLASH 唤醒标志，写 0 清零。 1: FLASH 被唤醒； 0: 无影响。	0
5	EOP	RW1	指示操作结束，写 1 清零。 每次成功擦除或编程时，硬件会置位。	0
4	WRPRTERR	RW1	指示写保护错误，写 1 清零。 如果对写保护的地址编程时，硬件会置位。	0
[3:1]	Reserved	RO	保留。	0
0	BSY	RO	指示忙状态。 1: 表示闪存操作正在进行； 0: 操作结束。	0

注：进行编程操作时，需要确定 FLASH\_CTLR 寄存器的 STRT 位为 0。

## 18.3.5 配置寄存器 (FLASH\_CTLR)

偏移地址: 0x10


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								BER3 2	Reserved			BUFR ST	BUFLO AD	FTER	FTPG
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FLOCK	Reser ved	FWAK EIE	EOPIE	Reser ved	ERRIE	OBWRE	Reser ved	LOCK	STRT	OBER	OBPG	Rese rved	MER	PER	Reser ved

位	名称	访问	描述	复位值
[31:24]	Reserved	RO	保留。	0
23	BER32	RW	执行块擦除 32KB。 注: 仅擦除 0x08000000-0x08007FFF 地址。	0
[22:20]	Reserved	RO	保留。	0
19	BUFRST	RW	缓冲区 BUF 复位操作。	0
18	BUFLOAD	RW	将数据缓存到 BUF 中。	0
17	FTER	RW	执行快速页 (256Byte) 擦除操作。	0
16	FTPG	RW	执行快速页编程操作。	0
15	FLOCK	RW1	快速编程锁。只能写 '1'。当该位为 '1' 时表示快速编程/擦除模式不可用。在检测到正确的解锁序列后, 硬件清除此位为 '0'。软件置 1, 重新加锁。	1
14	Reserved	RO	保留。	0
13	FWAKEIE	RW	唤醒中断使能, 当 FLASH 从低功耗模式中唤醒时会产生一个标志位, 如果唤醒中断使能被置位则会产生一个中断信号, 否则无作用。	
12	EOPIE	RW	操作完成中断控制 (FLASH_STATR 寄存器中 EOP 置位)。 1: 允许产生中断; 0: 禁止产生中断。	0
11	Reserved	RO	保留。	0
10	ERRIE	RW	错误状态中断控制 (FLASH_STATR 寄存器中 PGERR/WRPRTERR 置位)。 1: 允许产生中断; 0: 禁止产生中断。	0
9	OBWRE	RW0	用户选择字锁, 软件清 0。 1: 表示可以对用户选择字进行编程操作。需要在 FLASH_OBKEYR 寄存器中写入正确序列后由硬件置位; 0: 软件清零后重新加锁用户选择字。	0
8	Reserved	RO	保留。	0
7	LOCK	RW1	锁。只能写 '1'。当该位为 '1' 时表示 FPEC 和 FLASH_CTLR 被锁住不可写。在检测到正确	1

			的解锁序列后，硬件清除此位为‘0’。 在一次不成功的解锁操作后，直到下次系统复位前，该位不会再改变。	
6	STRT	RW1	开始。置 1 启动一次擦除动作，硬件自动清 0 (BSY 变 ‘0’ )。	0
5	OBBER	RW	执行用户选择字擦除。	0
4	OBPG	RW	执行用户选择字编程。	0
3	Reserved	RO	保留。	0
2	MER	RW	执行全擦除操作（擦除整个用户区）。	0
1	PER	RW	执行扇区擦除（1K）。	0
0	Reserved	RO	保留。	0

### 18.3.6 地址寄存器 (FLASH\_ADDR)


偏移地址：0x14



位	名称	访问	描述	复位值
[31:0]	FAR[31:0]	WO	闪存地址，进行编程时为编程的地址，进行擦除时为擦除的起始地址。 当 FLASH_STATR 寄存器中的 BSY 位为 ‘1’ 时，不能写此寄存器。	X

### 18.3.7 选择字寄存器 (FLASH\_OBR)

偏移地址：0x1C




位	名称	访问	描述	复位值
[31:26]	Reserved	RO	保留。	0
[25:18]	DATA1 [7:0]	RO	数据字节 1。	X
[17:10]	DATA0 [7:0]	RO	数据字节 0。	X
[9:8]	FIX_11	RO	固定为 11。	11b
7	USER	STATR_MODE	RO 上电启动方式： 1：从 BOOT 区启动； 0：从用户区启动。	1

[6:5]		RST_MODE	RO	配置字复位延迟时间。	X
4		STANDY_RST	RO	待机模式下系统复位控制，低电平有效。	X
3		Reserved	RO	保留。	X
2		IWDG_SW	RO	独立看门狗（IWDG）硬件使能位，低电平有效。	1
1	RDPRT		RO	读保护状态。 1：表示闪存当前读保护有效。	1
0	OBERR		RO	选择字错误。 1：表示选择字和它的反码不匹配。	0

注：USER 和 RDPRT 在系统复位后从用户选择字区域加载。

### 18.3.8 写保护寄存器（FLASH\_WPR）

偏移地址：0x20




位	名称	访问	描述	复位值
[31:0]	WPR[31:0]	RO	闪存写保护状态。 1：写保护失效； 0：写保护有效。 每个比特位代表 2K 字节（8 页）存储写保护状态。	X

注：WPR 在系统复位后从用户选择字区域加载。

### 18.3.9 扩展键寄存器（FLASH\_MODEKEYR）

偏移地址：0x24




位	名称	访问	描述	复位值
[31:0]	MODEKEYR[31:0]	WO	输入下面序列解锁快速编程/擦除模式。 KEY1 = 0x45670123； KEY2 = 0xCDEF89AB。 (注意：需要先解锁 FLASH)	X

### 18.3.10 解锁 BOOT 键寄存器（FLASH\_BOOT\_MODEKEYP）

偏移地址：0x28







位	名称	访问	描述	复位值
[31:0]	MODEKEYR[31:0]	WO	输入下面序列解锁 BOOT 区。 KEY1 = 0x45670123; KEY2 = 0xCDEF89AB。	X

## 18.4 闪存操作流程

### 18.4.1 读操作

在通用地址空间内进行直接寻址，任何 8/16/32 位数据的读操作都能访问闪存模块的内容并得到相应的数据。

### 18.4.2 解除闪存锁

系统复位后，闪存控制器（FPEC）和 FLASH\_CTLR 寄存器是被锁定的，不可访问。通过写入序列到 FLASH\_KEYR 寄存器可解锁闪存控制器模块。

解锁序列：

- 1) 向 FLASH\_KEYR 寄存器写入 KEY1 = 0x45670123（第 1 步必须是 KEY1）；
- 2) 向 FLASH\_KEYR 寄存器写入 KEY2 = 0xCDEF89AB（第 2 步必须是 KEY2）。


上述操作必须按序并连续执行，否则属于错误操作，会锁死 FPEC 模块和 FLASH\_CTLR 寄存器并产生总线错误，直到下次系统复位。

闪存控制器（FPEC）和 FLASH\_CTLR 寄存器可以通过将 FLASH\_CTLR 寄存器的“LOCK”位，置 1 来再次锁定。

### 18.4.3 主存储器标准擦除

闪存可以按标准页（1K 字节）擦除，也可以整片擦除。


图 18-1 FLASH 页擦除



- 1) 检查 FLASH\_CTRL 寄存器 LOCK 位，如果为 1，需要执行“解除闪存锁”操作。
- 2) 设置 FLASH\_CTRL 寄存器的 PER 位为 ‘1’，开启标准页擦除模式。
- 3) 向 FLASH\_ADDR 寄存器写入选择擦除的页首地址。
- 4) 设置 FLASH\_CTRL 寄存器的 STRT 位为 ‘1’，启动一次擦除动作。
- 5) 等待 BSY 位变为 ‘0’ 或 FLASH\_STATR 寄存器的 EOP 位为 ‘1’ 表示擦除结束，将 EOP 位清 0。
- 6) 读擦除页的数据进行校验。
- 7) 继续标准页擦除可以重复 3-5 步骤，结束擦除将 PEG 位清 0。

注：擦除成功后，字读- 0xFF。

图 18-2 FLASH 整片擦除



- 1) 检查 FLASH\_CTRL 寄存器 LOCK 位，如果为 1，需要执行“解除闪存锁”操作。
- 2) 设置 FLASH\_CTRL 寄存器的 MER 位为 ‘1’，开启整片擦除模式。

- 3) 设置 FLASH\_CTLR 寄存器的 STRT 位为 ‘1’，启动擦除动作。
- 4) 等待 BSY 位变为 ‘0’ 或 FLASH\_STATR 寄存器的 EOP 位为 ‘1’ 表示擦除结束，将 EOP 位清 0。
- 5) 读擦除页的数据进行校验。
- 6) 将 MER 位清 0。

#### 18.4.4 快速编程模式解锁

通过写入序列到 FLASH\_MODEKEYR 寄存器可解锁快速编程模式操作。解锁后，FLASH\_CTLR 寄存器的 FLOCK 位将清 0，表示可以进行快速擦除和编程操作。通过将 FLASH\_CTLR 寄存器的 “FLOCK” 位软件置 1 来再次锁定。

解锁序列：

- 1) 向 FLASH\_MODEKEYR 寄存器写入 KEY1 = 0x45670123；
- 2) 向 FLASH\_MODEKEYR 寄存器写入 KEY2 = 0xCDEF89AB。

上述操作必须按序并连续执行，否则属于错误操作会锁定，直到下次系统复位才能重新解锁。

注：快速编程操作需要解除 “LOCK” 和 “FLOCK” 两层锁定。

#### 18.4.5 主存储器快速编程

快速编程按页（256 字节）进行编程。

- 1) 检查 FLASH\_CTLR 寄存器 LOCK 位，如果为 ‘1’，需要执行 “解除闪存锁” 操作。
- 2) 检查 FLASH\_CTLR 寄存器 FLOCK 位，如果为 ‘1’，需要执行 “快速编程模式解锁” 操作。
- 3) 检查 FLASH\_STATR 寄存器的 BSY 位，以确认没有其他正在进行的编程操作。
- 4) 设置 FLASH\_CTLR 寄存器的 FTPG 位为 ‘1’，使能快速页编程模式。
- 5) 设置 FLASH\_CTLR 寄存器的 BUFRST 位，执行清除内部 256 字节缓存区操作。
- 6) 等待 BSY 位变为 ‘0’ 或 FLASH\_STATR 寄存器的 EOP 位为 ‘1’ 表示清除结束，将 EOP 位清 0
- 7) 使用 32 位方式向 FLASH 地址写入数据，例如  
\* (uint32\_t\*) 0x8000000 = 0x12345678；
- 8) 然后设置 FLASH\_CTLR 寄存器的 BUFLD 位，执行加载到缓存区。
- 9) 等待 FLASH\_STATR 寄存器的 WR\_BSY 为 ‘0’，写入下个数据。
- 10) 重复步骤 7-9 共 4 次，将 16 字节数据都加载到缓存区（主要 4 轮操作地址要连续）。
- 11) 向 FLASH\_ADDR 寄存器写入快速编程页的首地址。
- 12) 设置 FLASH\_CTLR 寄存器的 STRT 位为 ‘1’，启动快速页编程。
- 13) 等待 BSY 位变为 ‘0’ 或 FLASH\_STATR 寄存器的 EOP 位为 ‘1’ 表示一次快速页编程完成，将 EOP 位清 0。
- 14) 查询 FLASH\_STATR 寄存器看是否有错误，或者读编程地址数据校验。
- 15) 继续快速页编程可以重复 5-14 步骤，结束编程将 FTPG 位清 0。

#### 18.4.6 主存储器快速擦除

快速擦除按页（256 字节）进行擦除。

- 1) 检查 FLASH\_CTLR 寄存器 LOCK 位，如果为 1，需要执行 “解除闪存锁” 操作。
- 2) 检查 FLASH\_CTLR 寄存器 FLOCK 位，如果为 1，需要执行 “快速编程模式解锁” 操作。
- 3) 检查 FLASH\_STATR 寄存器的 BSY 位，以确认没有其他正在进行的编程操作。
- 4) 设置 FLASH\_CTLR 寄存器的 FTER 位为 ‘1’，开启快速页擦除（256 字节）模式功能。
- 5) 向 FLASH\_ADDR 寄存器写入快速擦除页的首地址。
- 6) 设置 FLASH\_CTLR 寄存器的 STRT 位为 ‘1’，启动一次快速页擦除（256 字节）动作。
- 7) 等待 BSY 位变为 ‘0’ 或 FLASH\_STATR 寄存器的 EOP 位为 ‘1’ 表示擦除结束，将 EOP 位清 0。
- 8) 查询 FLASH\_STATR 寄存器看是否有错误，或者读擦除页地址数据校验。
- 9) 继续快速页擦除可以重复 5-8 步骤，结束擦除将 FTER 位清 0。

注：擦除成功后，字读- 0xFF。

快速擦除按块（32K 字节）进行擦除。

- 1) 检查 FLASH\_CTLR 寄存器 LOCK 位，如果为 1，需要执行“解除闪存锁”操作。
- 2) 检查 FLASH\_CTLR 寄存器 FLOCK 位，如果为 1，需要执行“快速编程模式解锁”操作。
- 3) 检查 FLASH\_STATR 寄存器的 BSY 位，以确认没有其他正在进行的编程操作。
- 4) 设置 FLASH\_CTLR 寄存器的 BER32 位为 ‘1’，开启快速块擦除（32K 字节）模式功能。
- 5) 向 FLASH\_ADDR 寄存器写入快速擦除块的首地址。
- 6) 设置 FLASH\_CTLR 寄存器的 STRT 位为 ‘1’，启动一次快速块擦除（32K 字节）动作。
- 7) 等待 BSY 位变为 ‘0’ 或 FLASH\_STATR 寄存器的 EOP 位为 ‘1’ 表示擦除结束，将 EOP 位清 0。
- 8) 查询 FLASH\_STATR 寄存器看是否有错误，或者读擦除页地址数据校验。
- 9) 继续快速页擦除可以重复 5-8 步骤，结束擦除将 BER32 位清 0。

注：擦除成功后，字读- 0xFF。

## 18.5 用户选择字

用户选择字固化在 FLASH 中，在系统复位后会被重新装载到相应寄存器，用户可以任意的进行擦除和编程。用户选择字信息块总共有 8 个字节（4 个字节为写保护，1 个字节为读保护，1 个字节为配置选项，2 个字节存储用户数据），每个位都有其反码位用于装载过程中的校验。下面描述了选择字信息结构和意义。

表 18-3 32 位选择字格式划分

[31:24]	[23:16]	[15:8]	[7:0]
选择字字节 1 反码	选择字字节 1	选择字字节 0 反码	选择字字节 0

表 18-4 用户选择字信息结构

地址	[31:24]	[23:16]	[15:8]	[7:0]
0x1FFFF800	nUSER	USER	nRDPR	RDPR
0x1FFFF804	nData1	Data1	nData0	Data0
0x1FFFF808	nWRPR1	WRPR1	nWRPR0	WRPR0
0x1FFFF80C	nWRPR3	WRPR3	nWRPR2	WRPR2

名称/字节		描述		复位值
RDPR		读保护控制位，配置是否可以读出闪存中的代码。 0xA5: 若此字节为 0xA5 (nRDP 必须为 0x5A)，表示当前代码处于非读保护状态，可以读出； 其他值：表示代码读保护状态，不可读，0-7 页（2K）将自动写保护，不受 WRPR0 控制。		0xA5
USER	[7:6]	Reserved	保留。	11b
	5	START_MODE	上电启动方式： 1: 从 BOOT 区启动； 0: 从用户区启动。	1
	[4:3]	RST_MODE [1:0]	PD7 复用为外部引脚复位。 00: 开启复用功能，上电复位忽略 128 μs 以内的引	10b

			脚状态； 01: 开启复用功能，上电复位忽略 1ms 以内的引脚状态； 10: 开启复用功能，上电复位忽略 12ms 以内的引脚状态； 11: 复用功能关闭，RST 为 I/O 功能。	
	2	STANDYRST	待机模式下系统复位控制： 1: 不启用，进入待机模式系统不复位； 0: 启用，进入待机模式产生系统复位。	1
	1	Reserved	保留。	1
	0	IWDG_SW	独立看门狗（IWDG）硬件使能配置。 1: IWDG 由软件开启，禁止硬件开启； 0: IWDG 由硬件自行开启（由于 IWDG 的时钟由 LSI 提供，因此 LSI 会自动开启）。 注：调试模式下内核停止，看门狗硬件使能将失效。	1
Data0 - Data1			存储用户数据 2 字节。	0xFFFF
WRPRO - WRPR3			写保护控制位。每个比特位用于控制主存储器中 2 个扇区（1K 字节/扇区）的写保护状态： 1: 关闭写保护； 0: 启用写保护。 4 个字节用于保护总共 65K 字节的主存储器。 WRP0: 第 0-15 扇区存储写保护控制； WRP1: 第 16-31 扇区存储写保护控制； WRP2: 第 32-47 扇区存储写保护控制； WRP3: 位 0-6 提供第 48-61 扇区的写保护；位 7 提供第 62 扇区（3328 字节的系统存储器）的写保护。	0xFFFFFFFF

### 18.5.1 用户选择字解锁

通过写入序列到 FLASH\_OBKEYR 寄存器可解锁用户选择字操作。解锁后，FLASH\_CTLR 寄存器的 OBWRE 位将置 1，表示可以进行用户选择字的擦除和编程。通过将 FLASH\_CTLR 寄存器的“OBWRE”位，软件清 0 来再次锁定。

解锁序列：

- 1) 向 FLASH\_OBKEYR 寄存器写入 KEY1 = 0x45670123；
- 2) 向 FLASH\_OBKEYR 寄存器写入 KEY2 = 0xCDEF89AB。

注：用户选择字操作需要解除“LOCK”和“OBWRE”两层锁定。

### 18.5.2 用户选择字编程

- 1) 检查 FLASH\_CTLR 寄存器 LOCK 位，如果为‘1’，需要执行“解除闪存锁”操作。
- 2) 检查 FLASH\_CTLR 寄存器 FLOCK 位，如果为‘1’，需要执行“快速编程模式解锁”操作。
- 3) 检查 FLASH\_STATR 寄存器的 BSY 位，以确认没有其他正在进行的编程操作。
- 4) 设置 FLASH\_CTLR 寄存器的 FTPG 位为‘1’，使能快速页编程模式。
- 5) 设置 FLASH\_CTLR 寄存器的 BUFRST 位，执行清除内部 256 字节缓存区操作。
- 6) 等待 BSY 位变为‘0’或 FLASH\_STATR 寄存器的 EOP 位为‘1’表示清除结束，将 EOP 位清 0
- 7) 使用 32 位方式向 FLASH 地址写入数据，例如

\* (uint32\_t\*) 0x1FFFF804= 0x5AA5AA5;

- 8) 然后设置 FLASH\_CTLR 寄存器的 BUFLOAD 位, 执行加载到缓存区。
  - 9) 等待 FLASH\_STATR 寄存器的 WR\_BSY 为 '0', 写入下个数据。
  - 10) 重复步骤 5-9 共 4 次, 将 256 字节数据都加载到缓存区 (主要 16 轮操作地址要连续)。
  - 11) 向 FLASH\_ADDR 寄存器写入快速编程页的首地址。
  - 12) 设置 FLASH\_CTLR 寄存器的 STRT 位为 '1', 启动快速页编程。
  - 13) 等待 BSY 位变为 '0' 或 FLASH\_STATR 寄存器的 EOP 位为 '1' 表示一次快速页编程完成, 将 EOP 位清 0。
  - 14) 查询 FLASH\_STATR 寄存器看是否有错误, 或者读编程地址数据校验。
  - 15) 继续快速页编程可以重复 5-14 步骤, 结束编程将 FTPG 位清 0。
- 注: 当修改选择字中的“读保护”变成“非保护”状态时, 会自动执行一次整片擦除主存储区操作。如果修改“读保护”之外的选型, 则不会出现整片擦除的操作。

### 18.5.3 用户选择字擦除

直接擦除整个 256 字节用户选择字区域。

- 1) 检查 FLASH\_CTLR 寄存器 LOCK 位, 如果为 1, 需要执行“解除闪存锁”操作。
  - 2) 检查 FLASH\_STATR 寄存器的 BSY 位, 以确认没有正在进行的编程操作。
  - 3) 检查 FLASH\_CTLR 寄存器 OBWRE 位, 如果为 0, 需要执行“用户选择字解锁”操作。
  - 4) 设置 FLASH\_CTLR 寄存器的 OBER 位为 '1', 之后设置 FLASH\_CTLR 寄存器的 STRT 位为 '1', 开启用户选择字擦除。
  - 5) 等待 BSY 位变为 '0' 或 FLASH\_STATR 寄存器的 EOP 位为 '1' 表示擦除结束, 将 EOP 位清 0
  - 6) 读擦除地址数据校验。
  - 7) 结束将 OBER 位清 0。
- 注: 擦除成功后, 字读- 0xFF。

### 18.5.4 解除读保护

闪存是否读保护, 由用户选择字决定。读取 FLASH\_OBR 寄存器, 当 RDPRT 位为 '1' 表示当前闪存处于读保护状态, 闪存操作上受到读保护状态的一系列安全防护。解除读保护过程如下:

- 1) 擦除整个用户选择字区域, 此时读保护字段 RDPR, 此时读保护仍然有效。
- 2) 用户选择字编程, 写入正确的 RDPR 代码 0xA5 以解除闪存的读保护。(此步骤首先将导致系统自动对闪存执行整片擦除操作)
- 3) 进行上电复位以重新加载选择字节 (包括新的 RDPR 码), 此时读保护被解除。

### 18.5.5 解除写保护

闪存是否写保护, 由用户选择字决定。读取 FLASH\_WPR 寄存器, 每个比特位代表 2K 字节闪存空间, 当比特位为 '1' 表示非写保护状态, 为 '0' 表示写保护。解除写保护过程如下:

- 1) 擦除整个用户选择字区域。
- 2) 写入正确的 RDPR 码 0xA5, 允许读访问;
- 3) 进行系统复位, 重新加载选择字节 (包括新的 WRPR[3:0] 字节), 写保护被解除。

## 第 19 章 电子签名 (ESIG)

本章模块描述适用于 CH32V00X 微控制器全系列产品。

电子签名包含了芯片识别信息：闪存容量和唯一身份标识。它由厂家在出厂时烧录到存储器模块的系统存储区域，可以通过 SWD (SDI) 或者应用代码读取。

### 19.1 功能描述

闪存区容量：指示当前芯片用户应用程序可以使用大小。

唯一身份标识：96 位二进制码，对任意一个微控制器都是唯一的，用户只能读访问不能修改。此唯一标识信息可以用作微控制器（产品）的安全密码、加解密钥、产品序列号等，用来提高系统安全机制或表明身份信息。

以上内容用户都可以按 8/16/32 位进行读访问。

### 19.2 寄存器描述

表 19-1 ESIG 相关寄存器列表

名称	访问地址	描述	复位值
R16_ESIG_FLACAP	0x1FFFF7E0	闪存容量寄存器	0xFFFF
R32_ESIG_UNIID1	0x1FFFF7E8	UID 寄存器 1	0xFFFFFFFF
R32_ESIG_UNIID2	0x1FFFF7EC	UID 寄存器 2	0xFFFFFFFF
R32_ESIG_UNIID3	0x1FFFF7F0	UID 寄存器 3	0xFFFFFFFF

#### 19.2.1 闪存容量寄存器 (ESIG\_FLACAP)

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

F\_SIZE [15:0]

位	名称	访问	描述	复位值
[15:0]	F_SIZE[15:0]	R0	以 Kbyte 为单位的闪存容量。 例：0x0080 = 128 K 字节。	X

#### 19.2.2 UID 寄存器 (ESIG\_UNIID1)

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16


U\_ID[31:16]

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

U\_ID[15:0]


位	名称	访问	描述	复位值
[31:0]	U_ID[31:0]	R0	UID 的 0-31 位。	X

#### 19.2.3 UID 寄存器 (ESIG\_UNIID2)



位	名称	访问	描述	复位值
[31:0]	U_ID[63:32]	R0	UID 的 32-63 位。	X

### 19.2.4 UID 寄存器 (ESIG\_UNIID3)



位	名称	访问	描述	复位值
[31:0]	U_ID[95:64]	R0	UID 的 64-95 位。	X



## 第 20 章 扩展配置 (EXTEN)

### 20.1 扩展配置

系统提供了 EXTEN 扩展配置单元 (EXTEN\_CTR 寄存器)。该单元使用 HB 时钟，只在系统复位执行复位动作。主要包括以下扩展控制位功能：

- 1) Lock-up 功能监控: LKUPEN 字段启用, 将打开系统的 Lock-up 情况监控, 一旦发生 Lock-up 情况, 系统将进行软件复位, 并将 LKUPRST 字段置 1, 读取后可以写 1 清除此标志。
- 2) TIM2 的 DMA 复用: 可通过配置 TIM2\_DMA\_REMAP 位将 TIM2 通道 4 的 DMA 请求和更新的 DMA 请求共用更新的 DMA 通道。

### 20.2 寄存器描述

表 20-1 EXTEN 相关寄存器列表

名称	访问地址	描述	复位值
R32_EXTEN_CTR	0x40023800	配置扩展控制寄存器	0x00000040

#### 20.2.1 配置扩展控制寄存器 (EXTEN\_CTR)

偏移地址: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															TIM2_DMA_REMAP
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								LKUP_RST	LKUP_EN	Reserved					

位	名称	访问	描述	复位值
[31:17]	Reserved	RO	保留。	0
16	TIM2_DMA_REMAP	RW	TIM2 的 DMA 复用: 1: TIM2 通道 4 的 DMA 请求和更新的 DMA 请求共用更新的 DMA 通道; 0: 无影响。	0
[15:8]	Reserved	RO	保留。	0
7	LKUPRST	RW1	LOCKUP 复位标志: 1: 发生 LOCKUP 导致系统复位, 写 1 清除; 0: 正常。	0
6	LKUPEN	RW	LOCKUP 监测功能: 1: 启用, 系统发生 lock-up 时执行复位并将 LOCKUP_RST 置位; 0: 不启用。	1
[5:0]	Reserved	RO	保留。	0

## 第 21 章 调试支持 (DBG)

### 21.1 主要特征

此寄存器允许在调试状态下配置 MCU。包括：

- 支持独立看门狗 (IWDG) 的计数器
- 支持窗口看门狗 (WWDG) 的计数器
- 支持定时器 1 的计数器
- 支持定时器 2 的计数器
- 支持定时器 3 的计数器

### 21.2 寄存器描述

#### 21.2.1 调试 MCU 配置寄存器 (DBGMCU\_CR)

地址：0x7C0 (CSR)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reser ved	TIM3_ STOP	TIM2_ STOP	TIM1_ STOP	Reserved	WWDG_ STOP	IWDG_ STOP	Reserved						STAND BY	Reser ved	SLEEP

位	名称	访问	描述	复位值
[31:15]	Reserved	RW	保留。	0
14	TIM3_STOP	RW	定时器 3 调试停止位。当内核进入调试状态时计数器停止工作。 1: 定时器 3 的计数器停止工作; 0: 定时器 3 的计数器仍然正常工作。	0
13	TIM2_STOP	RW	定时器 2 调试停止位。当内核进入调试状态时计数器停止工作。 1: 定时器 2 的计数器停止工作; 0: 定时器 2 的计数器仍然正常工作。	0
12	TIM1_STOP	RW	定时器 1 调试停止位。当内核进入调试状态时计数器停止工作。 1: 定时器 1 的计数器停止工作; 0: 定时器 1 的计数器仍然正常工作。	0
[11:10]	Reserved	RW	保留。	0
9	WWDG_STOP	RW	窗口看门狗调试停止位。当内核进入调试状态时调试窗口看门狗停止工作。 1: 窗口看门狗计数器停止工作; 0: 窗口看门狗计数器仍然正常工作。	0
8	IWDG_STOP	RW	独立看门狗调试停止位。当内核进入调试状态时看门狗停止工作。 1: 看门狗计数器停止工作; 0: 看门狗计数器仍然正常工作。	0

[7:3]	Reserved	RW	保留。	0
2	STANDBY	RW	<p>调试待机模式位。</p> <p>1: (HCLK 开) 数字电路部分不下电, HCLK 时钟由内部 RL 振荡器提供时钟。另外, 微控制器通过产生系统复位来退出 STANDBY 模式和复位是一样的;</p> <p>0: (HCLK 关) 整个数字电路部分都断电。</p> <p>从软件的观点看, 退出 STANDBY 模式与复位是一样的 (除了一些状态位指示了微控制器刚从 STANDBY 状态退出)。</p>	0
1	Reserved	RW	保留。	0
0	SLEEP	RW	<p>调试睡眠模式位。</p> <p>1: (HCLK 开) 在睡眠模式时, HCLK 时钟都由原先配置好的系统时钟提供;</p> <p>0: (HCLK 关) 在睡眠模式时, HCLK 关闭。由于睡眠模式不会复位已配置好的时钟系统, 因此从睡眠模式退出时, 软件不需要重新配置时钟系统。</p>	0